非易失性存储器设备及其操作方法技术

提供了一种非易失性存储器设备的操作方法，该非易失性存储器设备包括分别连接到多个字线的多个存储器单元。该操作方法包括：将擦除检测电压施加到多个字线中的所选字线，以响应于编程命令对连接到所选字线的存储器单元执行擦除检测操作；在擦除检测操作之后，将编程电压施加到所选字线；以及对已经执行擦除检测操作的存储器单元中的欠擦除单元的数目进行计数。

Non-volatile memory devices and their operation methods

An operation method of a nonvolatile memory device is provided, which comprises a plurality of memory units connected to multiple word lines respectively. The operation method includes: applying erasure detection voltage to selected word lines in multiple word lines to perform erasure detection operation on memory units connected to selected word lines in response to programming commands; applying programming voltage to selected word lines after erasure detection operation; and counting the number of undererased units in memory units that have performed erasure detection operation. \u3002

【技术实现步骤摘要】
非易失性存储器设备及其操作方法相关申请的交叉引用本申请要求于2017年10月12日在韩国知识产权局提交的韩国专利申请号10-2017-0132754的权益，该申请的公开内容通过引用整体并入本文。
技术介绍
本专利技术的构思涉及一种存储器设备，并且更具体地，涉及检测和修复有缺陷字线的非易失性存储器设备及其操作方法。存储器设备可以用于存储数据，并且可以被分类为非易失性存储器设备和易失性存储器设备。作为非易失性存储器设备的实例，闪速存储器设备可以应用于便携式电话、数字照相机、个人数字助理(PDA)、移动计算机设备、固定计算机设备和/或其他设备。近来，因为信息通信设备配备有多种功能，所以期望大容量且高度集成的存储器设备。
技术实现思路
本专利技术的构思提供了一种非易失性存储器设备及其操作方法。根据本专利技术构思的一些示例性实施例，提供了一种非易失性存储器设备的操作方法，所述非易失性存储器设备包括分别连接到多个字线的多个存储器单元，所述操作方法包括：将擦除检测电压施加到所述多个字线中的所选字线，以响应于编程命令对连接到所述所选字线的存储器单元执行擦除检测操作；在所述擦除检测操作之后，将编程电压施加到所述所选字线；以及对已经执行所述擦除检测操作的所述存储器单元中的欠擦除(undererased)单元的数目进行计数。根据本专利技术构思的一些示例性实施例，提供了一种非易失性存储器设备的操作方法，所述非易失性存储器设备包括分别连接到多个字线的多个存储器单元，所述操作方法包括：响应于编程命令，将编程电压施加到所述多个字线中的所选字线；在施加所述编程电压之后，将擦除检测电压施加到所述所选字线，以对连接到所述所选字线的存储器单元中的禁止编程的存储器单元执行擦除检测操作；以及对已经执行所述擦除检测操作的所述禁止编程的存储器单元中的欠擦除单元的数目进行计数。根据本专利技术构思的一些示例性实施例，提供了一种非易失性存储器设备的操作方法，所述非易失性存储器设备包括分别连接到多个字线的多个存储器单元，所述操作方法包括：响应于编程命令，将编程电压施加到所述多个字线中的所选字线；通过使用编程验证电压，对连接到所述所选字线的存储器单元中的已编程的存储器单元执行编程验证操作；通过使用所述编程验证电压，对连接到所述所选字线的所述存储器单元中的禁止编程的存储器单元执行擦除检测操作；以及对已经执行所述擦除检测操作的所述禁止编程的存储器单元中的欠擦除单元的数目进行计数。根据本专利技术构思的一些示例性实施例，提供了一种非易失性存储器设备，所述非易失性存储器设备包括：存储器单元阵列，其包括分别连接到多个字线的多个存储器单元；页面缓冲器单元，其包括多个页面缓冲器，所述多个页面缓冲器分别连接到与所述多个字线中的所选字线连接的存储器单元，并且配置为在对所述所选字线执行编程操作之前或之中分别存储所述存储器单元的擦除检测结果；以及计数器，其连接到所述多个页面缓冲器，并且配置为从所述擦除检测结果来对欠擦除单元的数目进行计数。附图简述通过以下结合附图的详细描述，可以更清楚地理解本专利技术构思的示例性实施例，在附图中：图1是示出根据实施例的存储器系统的框图；图2A和图2B示出包括有缺陷字线的存储器设备的操作的实例；图3是示出根据实施例的存储器设备的框图；图4示出图3的第一存储器块的等效电路图；图5是示出图3的第一存储器块的立体图；图6A示出图4的存储器单元的阈值电压分布；图6B示出形成图6A的阈值电压分布的编程方法；图7是示出根据实施例的存储器设备的操作方法的流程图；图8示出基于图7的操作方法的存储器单元的阈值电压分布；图9是示出根据实施例的存储器设备的编程方法的流程图；图10A和图10B是示出图9的编程方法的时序图(timingdiagram)；图11A至图11C示出根据实施例的用于执行编程方法的编程序列；图12和图13是根据一些示例实施例的示出存储器控制器与存储器设备之间的操作的流程图；图14示出根据实施例的存储器设备；图15是示出根据实施例的存储器设备的操作方法的流程图；图16示出基于图15的操作方法的存储器单元的阈值电压分布；图17是示出根据实施例的存储器设备的编程方法的流程图；图18A和图18B是示出图17的编程方法的时序图；图19是示出根据实施例的存储器设备的操作方法的流程图；图20A是示出根据实施例的页面缓冲器的电路图；图20B是示出应用于图20A的页面缓冲器的控制信号的时序图；图21示出基于图19的操作方法的存储器单元的阈值电压分布；图22示出根据实施例的存储器设备；图23是示出根据实施例的存储器设备的编程方法的流程图；图24是用于描述图22的页面缓冲器单元的基于图23的编程方法的操作的实例的时序图；图25A和图25B是示出图23的编程方法的时序图；图26是用于描述图22的页面缓冲器单元的基于图23的编程方法的操作的实例的时序图；图27是示出根据实施例的存储器设备的操作方法的流程图；以及图28是示出根据实施例的存储器设备被应用于固态驱动器(SSD)系统的实例的框图。具体实施方式上述方法的各种操作可以通过能够执行操作的诸如各种硬件、电路和/或(多个)模块的任何合适的装置来执行。结合本文公开的实施例所描述的方法或算法和功能的块或步骤可以直接体现为硬件。在下文中，将参照附图详细地描述各实施例。图1是示出根据实施例的存储器系统10的框图。参考图1，存储器系统10可以包括存储器设备100和存储器控制器200。存储器设备100可以是或者可以包括非易失性存储器设备，并且可以实现为存储器芯片。存储器设备100可以包括存储器单元阵列110、页面缓冲器单元120和计数器130。在一些示例性实施例中，存储器系统10可以利用嵌入到电子设备中的内部存储器来实现，并且例如可以是或者可以包括嵌入式通用闪存(universalflashstorage,UFS)存储器设备、嵌入式多媒体卡(eMMC)或固态驱动器(SSD)。在一些示例性实施例中，存储器系统10可以利用可附接到电子设备/从电子设备上可拆卸的外部存储器以及例如UFS存储卡、紧凑型闪存(CF)、安全数字(SD)、微型安全数字(Micro-SD)、迷你安全数字(Mini-SD)、极端数字(xD)或记忆棒来实现。响应于来自主机HOST的读取/写入请求，存储器控制器200可以控制存储器设备100来读取存储在存储器设备100中的数据或存储器设备100中的编程数据。详细地说，存储器控制器200可以向存储器设备100提供命令CMD、地址ADDR和控制信号CTRL，以控制对存储器设备100的编程操作、读取操作和擦除操作。另外，可以在存储器控制器200与存储器设备100之间发送或接收要编程和读取的数据DATA。存储器控制器200可以包括错误校正码(ECC)引擎210，并且ECC引擎210可以校正从存储器设备100接收的数据中的错误。存储器单元阵列110可以包括多个存储器单元，并且例如，多个存储器单元可以是闪速存储器单元。在下文中，将描述多个存储器单元是闪速存储器单元的实例。然而，本实施例不限于此。在其他实施例中，多个存储器单元可以是电阻式存储器单元，诸如电阻式随机存取存储器(ReRAM)、相变随机存取存储器(PRAM)或磁性随机存取存储器(MRAM)。在一些示例性实施本文档来自技高网...

【技术保护点】
1.一种非易失性存储器设备的操作方法，所述非易失性存储器设备包括分别连接到多个字线的多个存储器单元，所述操作方法包括：响应于编程命令，将擦除检测电压施加到所述多个字线中的所选字线，以对连接到所述所选字线的所述存储器单元执行擦除检测操作；在所述擦除检测操作之后，将编程电压施加到所述所选字线；以及对已经执行所述擦除检测操作的所述存储器单元中的欠擦除单元的数目进行计数。

【技术特征摘要】
2017.10.12 KR 10-2017-01327541.一种非易失性存储器设备的操作方法，所述非易失性存储器设备包括分别连接到多个字线的多个存储器单元，所述操作方法包括：响应于编程命令，将擦除检测电压施加到所述多个字线中的所选字线，以对连接到所述所选字线的所述存储器单元执行擦除检测操作；在所述擦除检测操作之后，将编程电压施加到所述所选字线；以及对已经执行所述擦除检测操作的所述存储器单元中的欠擦除单元的数目进行计数。2.如权利要求1所述的操作方法，还包括：响应于所述欠擦除单元的所述数目大于参考位计数，结束由所述编程命令触发的编程操作。3.如权利要求1所述的操作方法，还包括：响应于所述欠擦除单元的所述数目大于参考位计数，将连接到所述所选字线的存储器块作为失败块进行处理。4.如权利要求1所述的操作方法，其中所述擦除检测电压的电压电平小于具有所述存储器单元的最低编程状态的验证电压电平。5.如权利要求1所述的操作方法，其中所述擦除检测电压的电压电平大于具有所述存储器单元的擦除状态的验证电压电平。6.如权利要求1所述的操作方法，其中所述擦除检测电压的电压电平与所述存储器单元的最低编程状态的验证电压相同，并且所述擦除检测操作中感测节点的展开时间短于具有所述最低编程状态的验证操作中感测节点的展开时间。7.如权利要求1所述的操作方法，其中所述计数基本上与所述编程电压的施加同时执行。8.如权利要求1所述的操作方法，还包括：在施加所述编程电压之后，将编程验证电压施加到所述所选字线。9.如权利要求1所述的操作方法，其中由所述编程命令触发的编程操作包括顺序地执行的多个编程循环，并且所述多个编程循环中的每一个包括编程执行间隔以及所述编程执行间隔之后的编程验证间隔，并且所述计数在所述多个编程循环中的第一编程循环的编程执行间隔中执行。10.如权利要求1所述的操作方法，还包括：接收所述编程命令，所述编程命令的接收包括接收第一编程命令、地址和最低有效位(LSB)数据，和接收第二编程命令、地址和最高有效位(MSB)数据；其中所述擦除检测操作的执行在接收所述第一编程命令之后执行。11.一种非易失性存储器设备的操作方法，所述非易失性存储器设备包括分别连接到多个字线的多个存储器单元，所述操作方法包括：响应于编程命令，将编程电压施加到所述多个字线中的所选字线；在施加所述编程电压之后，将擦除检测电压施加到所述所选字线以对连接到所述所选字线的存储器单元中的禁止编程的存储器单元执行擦除检测操作；以及对已经执行所述擦除检测操作的所述禁止编程的存储器单元中的欠擦除单元的数目进行计数。12.如权利要求11所述的操作方法，还包括：响...

【专利技术属性】
技术研发人员：李知尚，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国,KR