一种抗单粒子多节点翻转的近阈值SRAM存储单元制造技术

一种抗单粒子多节点翻转的近阈值SRAM存储单元，它涉及一种SRAM存储单元，本发明专利技术要解决目前没有既能在近阈值或亚阈值电压区域工作，又能有效抵抗单粒子多节点翻转效应的SRAM存储单元结构的问题，本发明专利技术通过设计冗余加固技术以及合理的结构设计，增加了电路的内部节点数量从而达到抗单粒子翻转的目的；通过极性加固技术，对电路结构中的特定节点进行了抗单粒子翻转加固保护；此外，还通过版图加固技术，实现了对可能发生多节点翻转的节点对的隔离。在电路级和版图级加固的联合作用下，所提出的近阈值SRAM存储单元具备抵抗单粒子多节点翻转的能力。满足了低电压应用领域对抗单粒子多节点翻转近阈值SRAM存储单元的设计需求。

A Near Threshold SRAM Memory Cell Resisting Single Event Multi-Node Flipping

A near-threshold SRAM memory cell resisting single event multi-node reversal relates to a SRAM memory cell. The present invention aims to solve the problem that there is no SRAM memory cell structure which can work in the near-threshold or sub-threshold voltage region and can effectively resist the single event multi-node reversal effect. The present invention adds a circuit by designing redundancy reinforcement technology and reasonable structure design. The number of internal nodes can achieve the purpose of anti-single-event reversal; through the polarity reinforcement technology, the specific nodes in the circuit structure are protected against single-event reversal; in addition, the layout reinforcement technology is used to isolate the pairs of nodes that may have multi-node reversal. Under the combined action of circuit level and layout level reinforcement, the proposed near-threshold SRAM memory cell has the ability to resist single event and multi-node inversion. It meets the design requirement of SRAM storage unit against single event multi-node flip near threshold in low voltage applications.

【技术实现步骤摘要】
一种抗单粒子多节点翻转的近阈值SRAM存储单元
本专利技术涉及集成电路设计，具体涉及一种抗单粒子多节点翻转的近阈值SRAM存储单元。
技术介绍
在空间应用中，有时为了降低卫星的总重量，设计人员往往限制卫星上所使用的大型电源和电力供应系统的重量，这种做法使得芯片可利用的能量大大减小，从而需要对芯片系统进行低功耗或超低功耗设计。在集成电路设计中实现低功耗或超低功耗设计的方法有很多，如采用多阈值技术、采用新型器件等，其中最直接的方法就是降低芯片的电源电压，从而让整个电路系统或电路系统的一部分在近阈值或亚阈值电压区域工作。正如半导体工艺技术路线图所指出的，在片上系统(SystemonChip，SoC)中，SRAM存储器的面积占比已经达到了90％，而其功耗占比也已经达到了50％左右，可见对芯片系统进行低功耗设计的关键是对SRAM存储单元进行低功耗设计，即设计低电压工作的SRAM存储单元。为此，研究人员已经设计了多种近阈值或亚阈值电压工作的SRAM存储单元结构。遗憾的是，现有的近阈值或亚阈值SRAM存储单元很少针对单粒子翻转软错误进行加固设计，并且也没有提出能够有效地容忍小尺寸工艺下单粒子多节点翻转效应的近阈值或亚阈值存储单元结构。因此，设计一种既能在近阈值或亚阈值电压区域工作，又能有效抵抗单粒子多节点翻转效应的SRAM存储单元结构成为了研究人员的迫切需求。因此，需要对工作于近阈值电压区域的SRAM存储单元进行抗多节点翻转加固设计。
技术实现思路
本专利技术的目的是为了解决目前没有既能在近阈值或亚阈值电压区域工作，又能有效抵抗单粒子多节点翻转效应的SRAM存储单元结构的问题。提供一种抗辐射加固电路领域中的抗单粒子翻转效应的近阈值存储单元设计方案，即提供一种抗单粒子多节点翻转的近阈值SRAM存储单元。本专利技术的一种抗单粒子多节点翻转的近阈值SRAM存储单元，它由7个PMOS晶体管和10个NMOS晶体管构成；所述的7个PMOS晶体管分别为晶体管P1至P7；所述的10个NMOS晶体管分别为晶体管N1至N10；晶体管P1的漏极连接到节点QB1，其栅极连接到节点A，其源极连接到电源VDD；晶体管P2的漏极连接到节点QB2，其栅极连接到节点A，其源极连接到电源VDD；晶体管P3的漏极连接到晶体管P4的源极，其栅极连接到节点QB2，其源极连接到电源VDD；晶体管P4的漏极连接到节点Q，其栅极连接到节点QB1，其源极连接到晶体管P3的漏极；晶体管P5的漏极连接到节点Q，其栅极连接到节点QB2，其源极连接到节点A；晶体管P6的源极连接到电源VDD，其栅极连接到节点QB1，其漏极连接到晶体管P7的源极；晶体管P7的源极连接到晶体管P6的漏极，其栅极连接到节点QB2，其漏极连接到节点Q；晶体管N1的漏极连接到节点QB1，其栅极连接到节点B，其源极连接到地；晶体管N2的漏极连接到节点QB2，其栅极连接到节点B，其源极连接到地；晶体管N3的漏极连接到节点Q，其栅极连接到节点QB1，其源极连接到晶体管N4的漏极；晶体管N4的源极连接到地，其栅极连接到节点QB2，其漏极连接到晶体管N3的源极；晶体管N5的漏极连接到Q，其栅极连接到节点QB2，其源极连接到节点B；晶体管N6的漏极连接到节点Q，其栅极连接到节点QB2，其源极连接到晶体管N7的漏极；晶体管N7的漏极连接到晶体管N6的源级，其栅极连接到节点QB1，其源极连接到地；晶体管N8的漏极连接到节点B，其栅极连接到节点WWL，其源极连接到WBL；晶体管N9的漏极连接到节点A，其栅极连接到节点WWL，其源极连接到节点WBL；晶体管N10漏极连接到节点Q，其栅极连接到节点RWL，其源极连接到节点RBL。本专利技术包含以下有益效果：本专利技术通过设计冗余加固技术以及合理的结构设计，增加了电路的内部节点数量从而达到抗单粒子翻转的目的；通过极性加固技术，对电路结构中的特定节点进行了抗单粒子翻转加固保护；此外，还通过版图加固技术，实现了对可能发生多节点翻转的节点对的隔离。在电路级和版图级加固的联合作用下，所提出的近阈值SRAM存储单元具备了抵抗单粒子多节点翻转的能力。满足了低电压应用领域对抗单粒子多节点翻转近阈值SRAM存储单元的设计需求。本专利技术抗多节点近阈值存储单元的节点分别为A、B、QB1、QB2和Q五个存储节点，这五个存储节点构成冗余加固设计，其中节点A仅由PMOS晶体管构成，而节点B仅由NMOS晶体管构成，这样设计节点A和B是为了确保节点A只发生从0到1的单粒子翻转，而节点B仅能发生从1到0的单粒子翻转，即节点A和B构成极性加固设计。可知，抗多节点近阈值存储单元利用节点冗余加固技术和极性加固技术实现了对单粒子翻转的抵抗作用。抗多节点近阈值存储单元利用P3、P4、N3和N4以及P6、P7、N6、N7晶体管所构成的C单元反相器形成的反馈机制来抵抗电源电压缩减对电路的影响。附图说明图1为本专利技术抗多节点翻转近阈值SRAM存储单元结构图；图2为实施例1的RHDMC的版图；图3为实施例1的单粒子翻转效应仿真结果图；图4为1000次蒙特卡洛仿真结果图。具体实施方式具体实施方式一：本实施方式的一种抗单粒子多节点翻转的近阈值SRAM存储单元，它由7个PMOS晶体管和10个NMOS晶体管构成；所述的7个PMOS晶体管分别为晶体管P1至P7；所述的10个NMOS晶体管分别为晶体管N1至N10；晶体管P1的漏极连接到节点QB1，其栅极连接到节点A，其源极连接到电源VDD；晶体管P2的漏极连接到节点QB2，其栅极连接到节点A，其源极连接到电源VDD；晶体管P3的漏极连接到晶体管P4的源极，其栅极连接到节点QB2，其源极连接到电源VDD；晶体管P4的漏极连接到节点Q，其栅极连接到节点QB1，其源极连接到晶体管P3的漏极；晶体管P5的漏极连接到节点Q，其栅极连接到节点QB2，其源极连接到节点A；晶体管P6的源极连接到电源VDD，其栅极连接到节点QB1，其漏极连接到晶体管P7的源极；晶体管P7的源极连接到晶体管P6的漏极，其栅极连接到节点QB2，其漏极连接到节点Q；晶体管N1的漏极连接到节点QB1，其栅极连接到节点B，其源极连接到地；晶体管N2的漏极连接到节点QB2，其栅极连接到节点B，其源极连接到地；晶体管N3的漏极连接到节点Q，其栅极连接到节点QB1，其源极连接到晶体管N4的漏极；晶体管N4的源极连接到地，其栅极连接到节点QB2，其漏极连接到晶体管N3的源极；晶体管N5的漏极连接到Q，其栅极连接到节点QB2，其源极连接到节点B；晶体管N6的漏极连接到节点Q，其栅极连接到节点QB2，其源极连接到晶体管N7的漏极；晶体管N7的漏极连接到晶体管N6的源级，其栅极连接到节点QB1，其源极连接到地；晶体管N8的漏极连接到节点B，其栅极连接到节点WWL，其源极连接到WBL；晶体管N9的漏极连接到节点A，其栅极连接到节点WWL，其源极连接到节点WBL；晶体管N10漏极连接到节点Q，其栅极连接到节点RWL，其源极连接到节点RBL。具体实施方式二：本实施方式与具体实施方式一不同的是：当节点Q的电平为"1”、节点A和B的电平均为"1"、节点QB1和QB2的电平均为"0”时，所述存储单元处于存操作状态的具体过程为：当字线WWL和RWL均为低电平"0"时，本文档来自技高网...

【技术保护点】
1.一种抗单粒子多节点翻转的近阈值SRAM存储单元，其特征在于它由7个PMOS晶体管和10个NMOS晶体管构成；所述的7个PMOS晶体管分别为晶体管P1至P7；所述的10个NMOS晶体管分别为晶体管N1至N10；晶体管P1的漏极连接到节点QB1，其栅极连接到节点A，其源极连接到电源VDD；晶体管P2的漏极连接到节点QB2，其栅极连接到节点A，其源极连接到电源VDD；晶体管P3的漏极连接到晶体管P4的源极，其栅极连接到节点QB2，其源极连接到电源VDD；晶体管P4的漏极连接到节点Q，其栅极连接到节点QB1，其源极连接到晶体管P3的漏极；晶体管P5的漏极连接到节点Q，其栅极连接到节点QB2，其源极连接到节点A；晶体管P6的源极连接到电源VDD，其栅极连接到节点QB1，其漏极连接到晶体管P7的源极；晶体管P7的源极连接到晶体管P6的漏极，其栅极连接到节点QB2，其漏极连接到节点Q；晶体管N1的漏极连接到节点QB1，其栅极连接到节点B，其源极连接到地；晶体管N2的漏极连接到节点QB2，其栅极连接到节点B，其源极连接到地；晶体管N3的漏极连接到节点Q，其栅极连接到节点QB1，其源极连接到晶体管N4的漏极；晶体管N4的源极连接到地，其栅极连接到节点QB2，其漏极连接到晶体管N3的源极；晶体管N5的漏极连接到Q，其栅极连接到节点QB2，其源极连接到节点B；晶体管N6的漏极连接到节点Q，其栅极连接到节点QB2，其源极连接到晶体管N7的漏极；晶体管N7的漏极连接到晶体管N6的源级，其栅极连接到节点QB1，其源极连接到地；晶体管N8的漏极连接到节点B，其栅极连接到节点WWL，其源极连接到WBL；晶体管N9的漏极连接到节点A，其栅极连接到节点WWL，其源极连接到节点WBL；晶体管N10漏极连接到节点Q，其栅极连接到节点RWL，其源极连接到节点RBL。...

【技术特征摘要】
1.一种抗单粒子多节点翻转的近阈值SRAM存储单元，其特征在于它由7个PMOS晶体管和10个NMOS晶体管构成；所述的7个PMOS晶体管分别为晶体管P1至P7；所述的10个NMOS晶体管分别为晶体管N1至N10；晶体管P1的漏极连接到节点QB1，其栅极连接到节点A，其源极连接到电源VDD；晶体管P2的漏极连接到节点QB2，其栅极连接到节点A，其源极连接到电源VDD；晶体管P3的漏极连接到晶体管P4的源极，其栅极连接到节点QB2，其源极连接到电源VDD；晶体管P4的漏极连接到节点Q，其栅极连接到节点QB1，其源极连接到晶体管P3的漏极；晶体管P5的漏极连接到节点Q，其栅极连接到节点QB2，其源极连接到节点A；晶体管P6的源极连接到电源VDD，其栅极连接到节点QB1，其漏极连接到晶体管P7的源极；晶体管P7的源极连接到晶体管P6的漏极，其栅极连接到节点QB2，其漏极连接到节点Q；晶体管N1的漏极连接到节点QB1，其栅极连接到节点B，其源极连接到地；晶体管N2的漏极连接到节点QB2，其栅极连接到节点B，其源极连接到地；晶体管N3的漏极连接到节点Q，其栅极连接到节点QB1，其源极连接到晶体管N4的漏极；晶体管N4的源极连接到地，其栅极连接到节点QB2，其漏极连接到晶体管N3的源极；晶体管N5的漏极连接到Q，其栅极连接到节点QB2，其源极连接到节点B；晶体管N6的漏极连接到节点Q，其栅极连接到节点QB2，其源极连接到晶体管N7的漏极；晶体管N7的漏极连接到晶体管N6的源级，其栅极连接到节点QB1，其源极连接到地；晶体管N8的漏极连接到节点B，其栅极连接到节点WWL，其源极连接到WBL；晶体管N9的漏极连接到节点A，其栅极连接到节点WWL，其源极连接到节点WBL；晶体管N10漏极连接到节点Q，其栅极连接到节点RWL，其源极连接到节点RBL。2.根据权利要求1所述的一种抗单粒子多节点翻转的近阈值SRAM存储单元，其特征在于当节点Q的电平为″1″、节点A和B的电平均为″1″、节点QB1和QB2的电平均为″0″时，所述存储单元处于存操作状态的具体过程为：当字线WWL和RWL均为低电平″0″时，PMOS晶体管P3～P7和N1～N2开启、NMOS晶体管P1～P2和N3～N10关闭，该种情况下，完成存储单元的存″1″操作；当节点Q的电平为″0″、节点A和B的电平均为″0″、节点QB1和QB2的电平均为″0″时，所述存储单元处于存操作状态的具体过程为：当字线WWL和RWL均为低电平″0″的时候，PMOS晶体管P3～P7、N1～N2和N8-N10关闭、NMOS晶体管P1～P2和N3～N7开启，该种情况下，完成存储单元的存″0″操作。3.根据权利要求1所述的一种抗单粒子多节点翻转的近阈值SRAM存储单元，其特征在...

【专利技术属性】
技术研发人员：齐春华，张延清，王天琦，刘超铭，马国亮，霍明学，肖立伊，
申请(专利权)人：哈尔滨工业大学，
类型：发明
国别省市：黑龙江,23