固态储存装置的重置电路及其重置方法制造方法及图纸

一种固态储存装置的重置电路，包括：一控制电路、一快闪记忆体阵列与一缓冲器。控制电路，包括一物理层电路与一第一输出入端口。该第一输出入端口连接至一主机的一第一重置端。该快闪记忆体阵列与该缓冲器连接至该控制电路。当该主机的该第一重置端动作一重置信号时，该第一输出入端口的准位被变更，接着，于一延迟时间后，该物理层电路的一第二重置端的准位被变更，并重置该物理层电路。

Reset Circuit of Solid State Storage Device and Its Reset Method

The reset circuit of a solid-state storage device includes a control circuit, a flash memory array and a buffer. The control circuit includes a physical layer circuit and a first output-input port. The first output-input port is connected to a first reset end of a host. The flash memory array is connected with the buffer to the control circuit. When the first reset terminal of the host operates a reset signal, the reference bit of the first output port is changed. Then, after a delay time, the reference bit of the second reset terminal of the physical layer circuit is changed and the physical layer circuit is reset.

【技术实现步骤摘要】
固态储存装置的重置电路及其重置方法
本专利技术是有关于一种固态储存装置，且特别是有关于一种固态储存装置的重置电路及其重置方法。
技术介绍
众所周知，早期计算机系统内部的总线包括加速绘图端口(AdvancedGraphicPort，简称AGP)总线以及周边元件内连接(PeripheralComponentInterconnect，简称PCI)总线。AGP总线主要是连接至绘图显示适配器(graphiccard)，PCI总线则连接至其他周边装置，例如网络卡(internetcard)。由于快速周边元件内连接(PCIExpress，简称PCIe)总线拥有更快的数据传输率，其已经取代传统的AGP总线以及PCI总线。也就是说，现今的计算机系统内部，所有的装置皆连接至PCIe总线。举例来说，在现今的计算机系统中，绘图显示适配器与固态储存装置(solidstatedrive，简称SSD)皆连接至PCIe总线。请参照图1，其所绘示为现有计算机系统中固态储存装置的连接示意图。固态储存装置100利用PCIe总线120连接至主机130。再者，固态储存装置100中包括一控制电路(controlcircuit)110与快闪记忆体阵列(flasharray)105。其中，控制电路110连接至快闪记忆体阵列105。控制电路110中包括一PCIe物理层电路(physicallayercircuit，简称PHYcircuit)112，且主机130中包括一PCIe物理层电路132。而PCIe总线120连接于控制电路110的PCIe物理层电路112以及主机130的PCIe物理层电路132。因此，主机130可利用PCIe总线120发出存取指令至固态储存装置100的控制电路110。举例来说，控制电路110根据写入指令，将主机130提供的写入数据存入快闪记忆体阵列105。或者，控制电路110根据读取指令，将快闪记忆体阵列105中的读取数据传递至主机130。根据PCIe总线120的规格，PCIe总线120的多个控制信号中包括一重置信号(Resetsignal)。如图1所示，主机130的PCIe物理层电路132具有一重置端RESET1#，用以动作(activate)上述重置信号。再者，主机130的PCIe物理层电路132的重置端RESET1#通过一条信号线(physicalwire)直接连接于控制电路110的PCIe物理层电路112的重置端RESET2#。因此，主机130的PCIe物理层电路132可在任何时间通过重置端RESET1#动作重置信号，并直接重置控制电路110的PCIe物理层电路112。根据PCIe总线120的规格，PCIe总线120的重置信号，具有最高的优先权需要优先处理。换句话说，一旦控制电路110的PCIe物理层电路112的重置端RESET2#接收到重置信号时，须立即重置控制电路110的PCIe物理层电路112。由于主机130的PCIe物理层电路132可在任何时间动作重置信号，因此，如果控制电路110的PCIe物理层电路112正在执行存取指令的过程且主机130动作重置信号时，控制电路110的PCIe物理层电路112会被强制进行重置，如此可能使得控制电路110正在处理的数据损毁(datacorruption)，并造成固态储存装置100无可恢复的伤害。
技术实现思路
本专利技术有关于一种固态储存装置的重置电路，该固态储存装置经由一总线连接至一主机，该主机具有一第一重置端，该固态储存装置的重置电路包括：一控制电路，包括对应该总线的一物理层电路与一第一输出入端口，该物理层电路具有一第二重置端，其中该主机的该第一重置端连接至该第一输出入端口，其中该物理层电路根据该第二重置端的准位状态来重置该物理层电路；一快闪记忆体阵列连接至该控制电路；以及一缓冲器，连接至该控制电路；其中，当该主机的该第一重置端动作一重置信号时，该第一输出入端口由一第一准位变更为一第二准位，接着，于一延迟时间后，该物理层电路的该第二重置端由一第三准位被变更为一第四准位，并重置该物理层电路。本专利技术有关于一种用于固态储存装置的重置电路的重置方法，该固态储存装置经由一总线连接至一主机，该主机具有一第一重置端，该固态储存装置的重置电路包括一控制电路，包括对应该总线的一物理层电路与一第一输出入端口，该物理层电路具有一第二重置端，该重置方法包括：判断该第一输出入端口是否由一第一准位变更为一第二准位，其中该第一输出入端口连接至该主机的该第一重置端；于该第一输出入端口变更为该第二准位后的一延迟时间，将该物理层电路的该第二重置端由一第三准位被变更为一第四准位；以及重置该物理层电路；其中，当判断该第一输出入端口变更为该第二准位时，该控制电路暂时拒绝接收该主机发出的指令，并将该物理层电路处理的数据暂时储存至一缓冲器。为了对本专利技术的上述及其他方面有更佳的了解，下文特举实施例，并配合所附图式详细说明如下：附图说明图1为现有计算机系统中固态储存装置的连接示意图。图2A与图2B为本专利技术计算机系统内固态储存装置的连接示意图的第一实施例及其相关信号示意图。图3为本专利技术计算机系统内固态储存装置的连接示意图的第二实施例。其中附图标记为：100、200、300：固态储存装置105、205、305：快闪记忆体阵列110、210、310：控制电路120、220、320：PCIe总线130：主机132、112、212、312：PCIe物理层电路208：缓冲器330：延迟电路具体实施方式请参照图2A与图2B，其所绘示为本专利技术计算机系统内固态储存装置的连接示意图的第一实施例及其相关信号示意图。其中，主机130利用PCIe总线220发出存取指令至固态储存装置200，其详细运作原理不再赘述。另外，主机130的结构相同于图1，此处不再赘述。固态储存装置200中包括一控制电路210、快闪记忆体阵列205与缓冲器208。控制电路210连接至快闪记忆体阵列205与缓冲器208。其中，缓冲器208可为动态随机存取内存(DRAM)。控制电路210中包括一PCIe物理层电路(physicallayercircuit，简称PHYcircuit)212，且PCIe物理层电路212中包括一重置端RESET2#。再者，控制电路210更包括二个输出入端口(I/Oport)，例如通用输出入端口(generalpurposeI/Oport，简称GPIO)GPIO1与GPIO2。根据本专利技术的第一实施例，控制电路210的通用输出入端口GPIO1通过信号线(physicalwire)直接连接于主机130的PCIe物理层电路132的重置端RESET1#。控制电路210的通用输出入端口GPIO1与主机130的PCIe物理层电路132的重置端RESET1#具有相同的准位。再者，控制电路210的通用输出入端口GPIO2通过信号线直接连接于控制电路210的PCIe物理层电路212的重置端RESET2#。控制电路210的通用输出入端口GPIO2与控制电路210的PCIe物理层电路212的重置端RESET2#具有相同的准位。于主机130对固态储存装置200进行一般操作时，例如进行数据存取操作时，控制电路210的通用输出入端口GPIO1与主机130的PCIe物理层电路132的重本文档来自技高网...

【技术保护点】
1.一种固态储存装置的重置电路，该固态储存装置经由一总线连接至一主机，其特征在于，该主机具有一第一重置端，该固态储存装置的重置电路包括：一控制电路，包括对应该总线的一物理层电路与一第一输出入端口，该物理层电路具有一第二重置端，其中该主机的该第一重置端连接至该第一输出入端口，其中该物理层电路根据该第二重置端的准位状态来重置该物理层电路；一快闪记忆体阵列连接至该控制电路；以及一缓冲器，连接至该控制电路；其中，当该主机的该第一重置端动作一重置信号时，该第一输出入端口由一第一准位变更为一第二准位，接着，于一延迟时间后，该物理层电路的该第二重置端由一第三准位被变更为一第四准位，并重置该物理层电路。

【技术特征摘要】
1.一种固态储存装置的重置电路，该固态储存装置经由一总线连接至一主机，其特征在于，该主机具有一第一重置端，该固态储存装置的重置电路包括：一控制电路，包括对应该总线的一物理层电路与一第一输出入端口，该物理层电路具有一第二重置端，其中该主机的该第一重置端连接至该第一输出入端口，其中该物理层电路根据该第二重置端的准位状态来重置该物理层电路；一快闪记忆体阵列连接至该控制电路；以及一缓冲器，连接至该控制电路；其中，当该主机的该第一重置端动作一重置信号时，该第一输出入端口由一第一准位变更为一第二准位，接着，于一延迟时间后，该物理层电路的该第二重置端由一第三准位被变更为一第四准位，并重置该物理层电路。2.如权利要求1所述的固态储存装置的重置电路，其特征在于，该控制电路更包括一第二输出入端口，该第二输出入端口连接至该物理层电路的该第二重置端，其中于该延迟时间后，该控制电路通过该第二输出入端口将该物理层电路的该第二重置端由该第三准位被变更为该第四准位。3.如权利要求2所述的固态储存装置的重置电路，其特征在于，该第一输出入端口与该第二输出入端口为一第一通用输出入端口与一第二通用输出入端口。4.如权利要求1所述的固态储存装置的重置电路，其特征在于，更包括一延迟电路，连接至该主机的该第一重置端与该物理层电路的该第二重置端，其中当该主机的该第一重置端动作该重置信号时，该延迟电路延迟该延迟时间后，将该物理层电路的该第二重置端由该第三准位被变更为该第四准位。5.如权利要求1所述的固态储存装置...

【专利技术属性】
技术研发人员：邱怡翔，谢適鸿，
申请(专利权)人：光宝科技股份有限公司，
类型：发明
国别省市：中国台湾,71