用于访问经加密的数据的电子设备和对应的方法技术

本公开涉及用于访问经加密的数据的电子设备和对应的方法。电子设备包括：非易失性存储器，被配置为存储包括经加密数据的数据；和数字电路。数字电路包括：被配置为访问非易失性存储器和内部存储器的微处理器；和布置在标识用于在非易失性存储器和微处理器之间交换数据的内部数据路径的互连网络上且连接到非易失性存储器的存储器控制器以用于从非易失性存储器接收数据块的解密电路，解密电路被配置为：在运行中执行对从非易失性存储器读取的数据块的解密以获得经解密数据；生成对应于从非易失性存储器在给定读取地址处读取的第一数据块的第一解密掩码；以及生成对应于待从非易失性存储器在下一估计的读取地址处读取的第二数据块的第二解密掩码。

Electronic devices and corresponding methods for accessing encrypted data

The present disclosure relates to electronic devices and corresponding methods for accessing encrypted data. Electronic devices include: non-volatile memory configured to store data including encrypted data; and digital circuits. The digital circuit includes: a microprocessor configured to access non-volatile memory and internal memory; and a decryption circuit arranged on an interconnection network identifying an internal data path for exchanging data between non-volatile memory and microprocessor and connected to a memory controller of non-volatile memory for receiving data blocks from non-volatile memory, and a decryption circuit. It is configured as follows: performing decryption of data blocks read from non-volatile memory to obtain decrypted data in operation; generating a first decryption mask corresponding to the first data block read from non-volatile memory at a given read address; and generating a second decryption mask corresponding to the second data block to be read from non-volatile memory at the next estimated read address. Code.

【技术实现步骤摘要】
用于访问经加密的数据的电子设备和对应的方法相关申请的交叉引用本申请要求2017年10月12日提交的意大利专利申请No.102017000115266的优先权，该申请以此通过引用并入本文。
本说明书的各种实施例涉及一种电子设备，其包括数字电路，数字电路包括用于访问非易失性存储器、内部存储器(特别地是RAM)的电路(特别地是微处理器)以及用于存储来自非易失性存储器的数据(特别地是只读数据)的非易失性存储器(特别地是闪存存储器)，该数据被加密存储在非易失性存储器中。
技术介绍
为了保证安全性，已知以经加密的格式提供由微处理器运行的应用代码映像以保护代码映像本身免于逆向工程并拒绝执行未授权的代码映像。例如，像高级加密标准(AES)的强大的加密算法确保高水平的保护。然而，解密增加了对微处理器性能的惩罚。由AES描述的算法是对称密钥算法，意味着相同的密钥用于加密和解密数据。AES基于被认为是替换置换网络(替换和置换的组合)的设计原理，并且在软件和硬件实施上都很快。目前，当正确地实施时，没有已知的实际攻击可以允许不知道密钥的人读取由AES加密的数据。然而，基于AES的解密掩码的生成在时间和计算方面要求很高：需要专用硬件电路来最小化掩码生成时间，而不需要微处理器的干预(微处理器卸载)。就此而言，在图1中描述了没有安全能力的典型的子系统，包括微控制器11，微控制器11包括微处理器12，微处理器12又包括高速缓冲存储器13以访问微控制器11的RAM存储器(未在图1中示出)。可以包括总线的互连网络14允许与外围设备(诸如非易失性存储器，具体地是外部闪存存储器16)交换数据和信号(例如数据块B)，访问外围设备以用于通过存储器控制器16a写入并读取块B。这样的存储器控制器16a是无解密意识的，它未被配置为解密经加密的数据块。附图标记15表示微控制器12内部的一组其他外围设备，由微处理器11通过互连网络14访问这些外围设备。如所示的，微处理器12可以通过包括互连网络14和控制器16a(即，用于访问非易失性存储器16的电路)的路径访问外部存储器16中的数据块B。因为像微处理器12(其高速缓存控制器13被使能)的微处理器典型地一次读取数据块(数十个字节)，所以如果这样的数据块被加密，则在运行中解密它们将需要能够通过将解密掩码应用于经加密的数据块来解密整个块。已知的存储器控制器是无解密意识的。然而，存储器控制器的重新设计很复杂，并且会危害它们的成熟度。此外，最先进的闪存设备支持混合包络突发(数据块)读取访问：第一突发读取访问带有延迟，而随后的突发访问(当地址线性增量时)不带有延迟。由存储器控制器实施的带有预取能力的类似的行为以最小化对闪存设备的连续读取访问的延迟。闪存零延迟意味着必须非常快速地生成解密掩码。
技术实现思路
一个或多个实施例的目的是提供一种电子设备，其包括基于微处理器的数字电路，该数字电路解决了现有技术的缺点，并且特别地提供了灵活的架构拓扑和简单的设计集成。根据一个或多个实施例，由具有本文描述特性的电子设备来实现该目的。一个或多个实施例可以涉及对应的方法以及涉及可以加载到至少一个计算机的存储器中的计算机程序产品，并且包括当产品在至少一台计算机上运行时，能够执行该方法的步骤的软件代码的部分。如这里所使用的，对这样的计算机程序产品的引用被理解为等同于对包含用于控制处理系统以便协调根据实施例的方法的实施的指令的计算机可读介质的引用。对“至少一个计算机”的引用显然旨在强调本实施例以模块化和/或分布式形式实施的可能性。根据本文描述的解决方案，描述了一种电子设备，其包括数字电路，数字电路包括用于访问非易失性存储器的、内部存储器(特别地是RAM)的电路(特别地是微处理器)，以及非易失性存储器(具体地是闪存存储器)，用于存储来自非易失性存储器的数据(具体地是只读数据)，数据被加密并存储在非易失性存储器中，其中数字电路包括解密电路，解密电路被配置为在运行中执行对从非易失性存储器读取的被加密存储在非易失性存储器中的数据块的解密以获得读取的经解密的数据，解密电路被布置成插入在互连网络上，并且连接到非易失性存储器的存储器控制器以用于从对应于被加密存储的数据的非易失性存储器接收数据块，互连网络标识用于在非易失性存储器和用于访问非易失性存储器的电路之间交换数据的数据路径。解密电路可以被配置为生成对应于从非易失性存储器在给定读取地址处读取的数据块的解密掩码，并且生成对应于从非易失性存储器在下一估计的读取地址处读取的第二数据块的解密掩码。在变型实施例中，数字微控制器是基于微处理器的数字电路(特别地是数字微控制器，优选地是基于ARM的微控制器)，包括微处理器、内部存储器(特别地是RAM)，以及用于存储包括用户应用代码映像的数据的非易失性存储器(特别地是闪存存储器)，微控制器被配置为根据执行流程(特别地是就地执行(XIP)流程)操作，执行流程包括微处理器从非易失性存储器取出用户应用代码映像的指令并执行指令，用户应用代码映像的指令被加密存储在非易失性存储器中，数字电路包括解密电路，解密电路被配置为在运行中执行对从非易失性存储器读取的对应于被加密存储在非易失性存储器中指令的数据块的解密以获得读取的经解密的数据，解密电路被布置成插入在标识用于在非易失性存储器和微控制器之间交换数据的数据路径的互连网络上，并且连接到非易失性存储器的存储器控制器以用于从对应于被加密存储的指令的非易失性存储器接收数据块。在变型实施例中，数字微控制器包括连接到安全互连网络的安全子系统电路(特别地是硬件安全模块)，安全互连网络标识安全数据路径以与微控制器的电路交换包括加密参数的安全信息，解密电路还连接到安全子系统电路，安全子系统电路连接到安全互连网络以接收加密参数。在变型实施例中，解密电路包括用于与内部解密电路交换安全信息的内部控制路径，内部控制路径与用于控制器和非易失性存储器之间交换数据的内部数据路径分离。在变型实施例中，控制路径包括通过接口连接到安全互连网络的寄存器，寄存器可经由专用端口访问，安全子系统电路通过安全互连网络连接到该专用端口以管理在专用端口上数据传输的安全性，寄存器是只写和一次写入的，并且在被配置为监测在内部数据路径上发生的接口事务的控制电路的控制下，微控制器、寄存器与解密电路交换安全信息。在变型实施例中，解密电路包括被配置为基于安全信息中的加密参数生成掩码的简化的AES核心，以及用于将解密掩码与加密数据组合的硬件解密电路装置，特别地是包括执行在读取数据与来自AES核心的掩码之间的异或(或XOR)操作的电路。在变型实施例中，解密电路包括旁路电路，以根据从控制路径上的控制电路接收的命令，允许不需要解密的数据(特别地如果非易失性存储器被配置为存储用户应用代码映像数据和应用数据，应用数据)保持不变。在变型实施例中，AES核心被配置为执行AES解密，预先计算推测性解密掩码以在不增加延迟的情况下执行硬件解密。还描述了一种从如上所述的设备访问非易失性存储器中的经加密的数据的方法，包括从非易失性存储器中取出用户应用代码映像的被加密存储在非易失性存储器中的指令，以及执行指令，还包括在运行中执行对被加密存储在非易失性存储器中的指令的解密。在变型实施例中，流程包括以下操作：首先执行本文档来自技高网...

【技术保护点】
1.一种电子设备，包括：非易失性存储器，被配置为存储数据，其中所述数据包括经加密的数据；以及数字电路，包括：微处理器，被配置为访问所述非易失性存储器和内部存储器；以及解密电路，被布置在标识用于在所述非易失性存储器和所述微处理器之间交换所述数据的内部数据路径的互连网络上，并且连接到所述非易失性存储器的存储器控制器，以用于从所述非易失性存储器接收数据块，所述解密电路被配置为：在运行中执行对从所述非易失性存储器读取的所述数据块的解密，以获得读取的经解密的数据；生成对应于从所述非易失性存储器在给定读取地址处读取的第一数据块的第一解密掩码；以及生成对应于待从所述非易失性存储器在下一估计的读取地址处读取的第二数据块的第二解密掩码。

【技术特征摘要】
2017.10.12 IT 1020170001152661.一种电子设备，包括：非易失性存储器，被配置为存储数据，其中所述数据包括经加密的数据；以及数字电路，包括：微处理器，被配置为访问所述非易失性存储器和内部存储器；以及解密电路，被布置在标识用于在所述非易失性存储器和所述微处理器之间交换所述数据的内部数据路径的互连网络上，并且连接到所述非易失性存储器的存储器控制器，以用于从所述非易失性存储器接收数据块，所述解密电路被配置为：在运行中执行对从所述非易失性存储器读取的所述数据块的解密，以获得读取的经解密的数据；生成对应于从所述非易失性存储器在给定读取地址处读取的第一数据块的第一解密掩码；以及生成对应于待从所述非易失性存储器在下一估计的读取地址处读取的第二数据块的第二解密掩码。2.根据权利要求1所述的设备，其中所述内部存储器包括随机存取存储器。3.根据权利要求1所述的设备，其中所述数据包括只读数据。4.根据权利要求1所述的设备，其中所述非易失性存储器包括闪存存储器。5.根据权利要求1所述的设备，其中所述微处理器包括数字微控制器，其中所述数据包括用户应用代码映像，其中所述数字微控制器被配置为：根据包括就地执行(XIP)流程的执行流程进行操作；从所述非易失性存储器中取出所述用户应用代码映像的指令，其中所述用户应用代码映像的所述指令被加密存储在所述非易失性存储器中；以及执行所述用户应用代码映像的所述指令。6.根据权利要求5所述的设备，其中所述数字微控制器包括连接到安全互连网络的安全子系统电路，所述安全互连网络标识安全数据路径以与所述数字微控制器交换包括加密参数的安全信息，所述解密电路还连接到所述安全子系统电路。7.根据权利要求6所述的设备，其中所述安全子系统电路包括硬件安全模块。8.根据权利要求6所述的设备，其中所述解密电路包括用于与内部解密电路交换所述安全信息的内部控制路径，所述内部控制路径与所述内部数据路径分离。9.根据权利要求8所述的设备，其中所述内部控制路径包括通过至少一个接口连接到所述安全互连网络的至少一个寄存器，能够经由专用端口访问所述至少一个寄存器，所述安全子系统电路通过所述安全互连网络连接到所述专用端口以管理在所述专用端口上传输的所述数据的安全性，所述至少一个寄存器是只写和一次写入寄存器，所述至少一个寄存器被配置为在被配置为监测在所述内部数据路径上发生的事务的控制电路的控制下，与所述解密电路交换安全信息。10.根据权利要求9所述的设备，其中所述解密电路包括高级加密标准(AES)解密电路，所述高级加密标准(AES)解密电路包括简化的AES核心和硬件解密电路装置，所述简化的AES核心被配置为基于所述安全信息中的所述加密参数生成...

【专利技术属性】
技术研发人员：S·伦吉，A·马蒂内兹，
申请(专利权)人：意法半导体股份有限公司，意法半导体鲁塞公司，
类型：发明
国别省市：意大利,IT