一种探针式故障注入板卡制造技术

本发明专利技术提出一种探针式故障注入板卡，包括FPGA控制电路、探针故障注入电路和若干探针；探针故障注入电路分为后驱动故障注入电路和开关级联故障注入电路；后驱动故障注入方式可以将受测电路中的芯片管脚强制拉高或拉低以改变芯片管脚的输出逻辑，开关级联故障注入方式可以选用电阻、电容或二极管等桥接在受测电路的两点上从而改变受测电路的物理链路结构。本发明专利技术可以在不对装备自身进行任何改动的条件下，通过探针的接入改变装备电路芯片管脚状态或改变装备信号传输链路中物理结构，直接将故障应力注入到装备中，从而模拟装备的故障模式发生，进行测试性验证。

【技术实现步骤摘要】
一种探针式故障注入板卡
本专利技术涉及电子产品测试
，具体为一种探针式故障注入板卡。
技术介绍
测试性是装备能及时准确地确定其状态(可工作、不可工作或性能下降)并隔离其内部故障的一种设计特性，是构成武器装备质量特性的重要组成部分。具有良好的测试性可有效提高产品的诊断能力和诊断效率，所以测试性对于提高武器装备的维修保障水平和降低全寿命周期维护费用具有重要作用。目前，对装备的测试性设计水平是通过测试性验证试验来评估的，测试性验证试验是向装备中注入一定数量的故障，用测试性设计规定的测试方法对故障进行检测、隔离，通过检测隔离的结果成功与否来评价装备的测试性设计。在进行测试性验证试验的故障注入时，首先根据装备的故障模式影响及危害性分析(FMECA)报告、相似产品外场故障数据，确定装备在规定层次各组成单元的功能故障模式、诱发功能故障模式的物理故障模式及故障率。为实现装备各组成单元的功能故障模式的发生，对诱发功能故障模式的物理故障模式进行故障注入试验，常见的物理故障模式包括元器件管脚的开路或短路、芯片引脚高低电平状态的变化、电路的跨接电阻等物理特性的变化等。传统的故障注入方式是直接将芯片焊上、焊下，模拟物理故障的产生从而完成故障注入，这种方式容易造成芯片和印制板损坏。
技术实现思路
为解决现有故障注入过程中采用插拔的方式进行故障注入方法可能对电路造成的损坏等问题，保障故障注入的安全性，提高故障注入效率，本专利技术提出一种探针式故障注入板卡，采用探针的方式直接连到芯片管脚或电路传输的物理链路中，施加应力改变管脚上的电气状态或调整信号所代表的逻辑值实现故障注入。本专利技术的技术方案为：所述一种探针式故障注入板卡，其特征在于：包括FPGA控制电路、探针故障注入电路和若干探针；所述探针故障注入电路分为后驱动故障注入电路和开关级联故障注入电路；所述后驱动故障注入电路采用电阻和三级管实现；所述探针接在后驱动故障注入电路中，当探针直接与被注入数字电路中元器件的管脚或管脚连接线相接触时，通过FPGA控制电路控制后驱动故障注入电路，能够在被注入数字电路的芯片管脚上灌入或拉出瞬态大电流，迫使其电位按要求变高或变低来模拟产品故障，按测试要求实现被注入数字电路数据总线错误、地址总线错误或读写控制信号错误；所述开关级联故障注入电路采用程控开关、可变电阻、可变电容、二极管器件实现；所述探针接在程控开关输出端；当探针直接与被注入数字电路中元器件的管脚或管脚连接线相接触时，按测试要求通过FPGA控制电路控制程控开关选择级联可变电阻、可变电容或二极管，从而通过改变物理链路来模拟产品故障。有益效果本专利技术利用探针接触电路中器件的引脚，通过后驱动、开关级联的方式将故障注入到电路中。可以解决传统插拔式故障注入方式因器件管脚较为密集，焊下、焊上困难；或在注入过程中频繁对电路中的元器件焊上、焊下时对器件或电路板带来的损坏等问题，且通过探针引入的方式能显著提高测试性试验中故障注入的效率。本专利技术的附加方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本专利技术的实践了解到。附图说明本专利技术的上述和/或附加的方面和优点从结合下面附图对实施例的描述中将变得明显和容易理解，其中：图1是后驱动故障注入原理示意图；图2是开关级联故障注入原理示意图；图3是PXI/CPCI总线故障注入原理示意图。具体实施方式下面详细描述本专利技术的实施例，所述实施例是示例性的，旨在用于解释本专利技术，而不能理解为对本专利技术的限制。本实施例中的一种探针式故障注入板卡，采用探针直接与被注入电路中元器件的管脚或管脚连接线相接触，通过改变管脚输出信号或管脚间的互联状态，实现故障应力的注入。该探针式故障注入板卡能够实现后驱动式故障注入和开关级联式故障注入两种方式，适用于PXI/CPCI总线接口，通过FPGA控制电路实现两种方式的故障注入。其中所述后驱动故障注入电路采用电阻和三级管实现；所述探针接在后驱动故障注入电路中，当探针直接与被注入数字电路中元器件的管脚或管脚连接线相接触时，通过FPGA控制电路控制后驱动故障注入电路，能够在被注入数字电路的芯片管脚上灌入或拉出瞬态大电流，迫使其电位按要求变高或变低来模拟产品故障，按测试要求，故障应力可以实现被注入数字电路数据总线错误、地址总线错误或读写控制信号错误。具体如图1所示，将“探针注入端”与被测电路芯片管脚连接，当被测电路中芯片管脚输出低电平，需要强制拉高时，FPGA控制电路控制“CH1”为高电平、“CH2”为低电平，该电路的“探针注入端”输出高电平，使得被测电路芯片管脚灌入大电流，从而将被测电路芯片管脚强制拉高；当被测电路中芯片管脚输出高电平，需要强制拉低时，FPGA控制电路控制“CH1”为低电平、“CH2”为高电平，该电路的“探针注入端”输出低电平，使得被测电路芯片管脚拉出大电流，从而将被测电路芯片管脚强制拉低。所述开关级联故障注入电路采用程控开关、可变电阻、可变电容、二极管器件实现，如图2所示；所述探针接在程控开关输出端；当探针直接与被注入数字电路中元器件的管脚或管脚连接线相接触时，按测试要求通过FPGA控制电路控制程控开关选择级联可变电阻、可变电容或二极管，从而通过改变物理链路(电路板内导线互联结构或电连接器引脚间互联结构)来模拟产品故障。探针故障注入电路可以设计成PXI/CPCI总线接口，适用于PXI/CPCI总线等多种工业计算机平台。通过PCI桥芯片、电源管理电路、FPGA逻辑控制电路等组成控制电路，驱动故障注入电路，实现探针故障注入功能。PXI/CPCI总线探针故障注入原理示意图如图3所示。本专利技术可以在不对装备自身进行任何改动的条件下，通过探针的接入改变装备电路芯片管脚状态或改变装备信号传输链路中物理结构，直接将故障应力注入到装备中，从而模拟装备的故障模式发生，进行测试性验证。当采用PXI/CPCI总线架构，具有非常高的自保护及对受测对象的保护能力。尽管上面已经示出和描述了本专利技术的实施例，可以理解的是，上述实施例是示例性的，不能理解为对本专利技术的限制，本领域的普通技术人员在不脱离本专利技术的原理和宗旨的情况下在本专利技术的范围内可以对上述实施例进行变化、修改、替换和变型。本文档来自技高网...

【技术保护点】
1.一种探针式故障注入板卡，其特征在于：包括FPGA控制电路、探针故障注入电路和若干探针；所述探针故障注入电路分为后驱动故障注入电路和开关级联故障注入电路；所述后驱动故障注入电路采用电阻和三级管实现；所述探针接在后驱动故障注入电路中，当探针直接与被注入数字电路中元器件的管脚或管脚连接线相接触时，通过FPGA控制电路控制后驱动故障注入电路，能够在被注入数字电路的芯片管脚上灌入或拉出瞬态大电流，迫使其电位按要求变高或变低来模拟产品故障，按测试要求实现被注入数字电路数据总线错误、地址总线错误或读写控制信号错误；所述开关级联故障注入电路采用程控开关、可变电阻、可变电容、二极管器件实现；所述探针接在程控开关输出端；当探针直接与被注入数字电路中元器件的管脚或管脚连接线相接触时，按测试要求通过FPGA控制电路控制程控开关选择级联可变电阻、可变电容或二极管，从而通过改变物理链路来模拟产品故障。

【技术特征摘要】
1.一种探针式故障注入板卡，其特征在于：包括FPGA控制电路、探针故障注入电路和若干探针；所述探针故障注入电路分为后驱动故障注入电路和开关级联故障注入电路；所述后驱动故障注入电路采用电阻和三级管实现；所述探针接在后驱动故障注入电路中，当探针直接与被注入数字电路中元器件的管脚或管脚连接线相接触时，通过FPGA控制电路控制后驱动故障注入电路，能够在被注入数字电路的芯片管脚上灌入或拉出瞬态大电流，...

【专利技术属性】
技术研发人员：毕思明，郭世勇，张超峰，辛战豪，陈昊，
申请(专利权)人：中国航空工业集团公司洛阳电光设备研究所，
类型：发明
国别省市：河南,41