关机时间可控的万用表控制电路制造技术

本实用新型专利技术涉及一种关机时间可控的万用表控制电路，包括系统振荡器、分频计数模块以及关机控制电路，其中该分频计数模块用于在各个所述复位信号均无效时，基于所述的振荡时钟信号产生分频信号，该关机控制电路用于在产生所述分频信号时确定关机信号为有效，以控制所述万用表停止运行。采用了该实用新型专利技术中的关机时间可控的万用表控制电路，通过分频计数模块中对于触发器数量的选择，可以对万用表电路的关机时间进行自适应选择，同时由于本实用新型专利技术的分频计数模块还与复位信号相连接，避免了在用户使用万用表的过程中也关机的缺陷，本实用新型专利技术还将该控制电路内置到芯片中，减少了外围器件，成本更低。

【技术实现步骤摘要】
关机时间可控的万用表控制电路
本技术涉及信息
，尤其涉及数电控制
，具体是指一种关机时间可控的万用表控制电路。
技术介绍
目前低档普及型数字万用表使用的IC芯片功能比较简单，电路一旦上电，就会一直处于工作状态，没有自动关机功能。因此当用户使用后，忘记关电源时，万用表会一直处于工作状态，浪费电池电源，导致成本进一步增大。现有的万用表关机电路中(图1)，通过在芯片外围搭建自动关机电路的方式控制万用表进行关机，但这种方式需要增加电阻、电容、三极管、二极管、运放等外围器件，增大了生产成本，以及该种方式中自动关机电路的时间是固定的，造成了即使用户正在使用中，只要达到了定时关机的时间，就会自动关断的缺陷，无疑给用户的使用带来了很多不便。
技术实现思路
本技术的目的是克服了上述现有技术的缺点，提供了一种关机时间可控的万用表控制电路。为了实现上述目的，本技术的关机时间可控的万用表控制电路具有如下构成：该关机时间可控的万用表控制电路，其主要特点是，所述的电路包括：系统振荡器；分频计数模块，与所述的系统振荡器和至少一个复位信号相连接；关机控制电路，与所述的分频计数模块相连接。该关机时间可控的万用表控制电路的分频计数模块包括：多个分频计数单元，与各个所述复位信号的数量相对应，且各个所述分频计数单元与对应的所述复位信号相连接。该关机时间可控的万用表控制电路中，所述复位信号的数量为三个，分别为上电复位信号、按键复位信号以及屏幕显示复位信号，所述的分频计数模块包括：第一级分频计数单元，与所述系统振荡器和所述上电复位信号相连接；第二级分频计数单元，与所述第一级分频计数单元和所述按键复位信号相连接；第三级分频计数单元，与所述第二级分频计数单元和所述屏幕显示复位信号相连接。该关机时间可控的万用表控制电路的第一级分频计数单元包括依次连接的四个二分频触发器和三个十分频触发器，所述的第二级分频计数单元包括依次连接的七个所述二分频触发器，所述的第三级分频计数单元包括依次连接的五个所述二分频触发器。该关机时间可控的万用表控制电路的系统振荡器为RC振荡电路。采用了该技术中的关机时间可控的万用表控制电路，通过分频计数模块中对于触发器数量的选择，可以对万用表电路的关机时间进行自适应选择，同时由于本技术的分频计数模块还与复位信号相连接，避免了在用户使用万用表的过程中也关机的缺陷，本技术还将该控制电路内置到芯片中，减少了外围器件，成本更低。附图说明图1为现有技术的万用表关机电路。图2为本技术的关机时间可控的万用表控制电路的一具体实施例。图3为本技术的关机时间可控的万用表控制电路中的另一具体实施例。具体实施方式为了能够更清楚地描述本技术的
技术实现思路
，下面结合具体实施例来进行进一步的描述。该关机时间可控的万用表控制电路包括：系统振荡器，用于产生振荡时钟信号；分频计数模块，与所述的系统振荡器和至少一个复位信号相连接，用于在各个所述复位信号均无效时，基于所述的振荡时钟信号产生分频信号；关机控制电路，与所述的分频计数模块相连接，用于在产生所述分频信号时确定关机信号为有效，以控制所述万用表停止运行。该关机时间可控的万用表控制电路的分频计数模块包括：多个分频计数单元，与各个所述复位信号的数量相对应，且各个所述分频计数单元与对应的所述复位信号相连接，并在任一所述复位信号为低电平时产生无效的所述关机信号，以控制所述万用表正常运行。在一具体实施方式中，本技术的分频计数模块中分频计数单元的级数可根据实际需要进行选择，如仅存在一个复位信号时，则仅具有一个分频计数单元，如存在两个复位信号时，则该分频计数模块具有两个分频计数单元。优选地，请参阅图2所示，本技术的复位信号的数量为三个，分别为上电复位信号、按键复位信号以及屏幕显示复位信号，所述的分频计数模块包括：第一级分频计数单元，与所述系统振荡器和所述上电复位信号相连接，用于产生第一级分频信号；第二级分频计数单元，与所述第一级分频计数单元和所述按键复位信号相连接，用于产生第二级分频信号；第三级分频计数单元，与所述第二级分频计数单元和所述屏幕显示复位信号相连接，用于产生第三级分频信号；当产生所述第三级分频信号时则确定所述关机信号为有效。优选地，该关机时间可控的万用表控制电路的关机信号置高电平时，则为有效，否则无效。在一具体实施方式中，当万用表刚开机时，则所述上电复位信号对整个电路进行复位，关机信号为低电平，电路正常工作。在一具体实施方式中，本技术的按键复位信号指的是当用户正在操作万用表时，则产生有效的按键复位信号，如操作换挡键、背光控制键，HOLD控制键等，按键复位信号就会被拉低，从而对第二级中的T触发器进行复位，使计时中断。只有在设定的关机时间内，用户没有按键操作时，才会产生有效的关机信号。在一具体实施方式中，本技术的屏幕显示复位信号指的是当万用表的屏幕显示结果不低于系统预设值且屏幕不溢出时，电路默认用户在操作万用表，屏幕显示复位信号会控制第三级分频计数单元的复位，关机计时被中断。当LCD屏显示低于设定值或显示溢出时，电路默认用户没有在操作万用表，屏幕显示复位信号不再产生有效的复位信号，关机计时不会被中断。当计时达到设定的关机时间时，电路会自动关断。在一具体实施方式中，可通过控制本技术的分频计数模块中触发器的数量，来控制万用表的关机时间，如本技术可采用16个二分频触发器和3个十分频触发器的组合电路来构成分频计数模块。具体来说，当系统振荡器产生的振荡频率为f时，经过上述组合电路的分频后，频率变为：关机时间为：在设计中，可根据实际需求，增减触发器数量来改变自动关机时间。在一具体实施方式中，请参阅图3所示，该关机时间可控的万用表控制电路的第一级分频计数单元包括四个二分频触发器和三个十分频触发器，其中振荡时钟信号先通过二个相连接的二分频触发器，再进入依次连接的三个十分频触发器，最后再进入剩余的两个相连接的二分频触发器，所述的第二级分频计数单元包括依次连接的七个所述二分频触发器，所述的第三级分频计数单元包括依次连接的五个所述二分频触发器。在一具体实施方式中，该关机时间可控的万用表控制电路的系统振荡器为RC振荡电路。本技术的关机时间可控的万用表控制电路的技术方案中，其中所包括的各个功能模块和模块单元均能够对应于集成电路结构中的具体硬件电路，因此仅涉及具体硬件电路的改进，硬件部分并非仅仅属于执行控制软件或者计算机程序的载体，因此解决相应的技术问题并获得相应的技术效果也并未涉及任何控制软件或者计算机程序的应用，也就是说，本技术仅仅利用这些模块和单元所涉及的硬件电路结构方面的改进即可以解决所要解决的技术问题，并获得相应的技术效果，而并不需要辅助以特定的控制软件或者计算机程序即可以实现相应功能。采用了该技术中的关机时间可控的万用表控制电路，通过分频计数模块中对于触发器数量的选择，可以对万用表电路的关机时间进行自适应选择，同时由于本技术的分频计数模块还与复位信号相连接，避免了在用户使用万用表的过程中也关机的缺陷，本技术还将该控制电路内置到芯片中，减少了外围器件，成本更低。在此说明书中，本技术已参照其特定的实施例作了描述。但是，很显然仍可以作出各种修本文档来自技高网...

【技术保护点】
1.一种关机时间可控的万用表控制电路，其特征在于，所述的电路包括：系统振荡器；分频计数模块，与所述的系统振荡器和至少一个复位信号相连接；关机控制电路，与所述的分频计数模块相连接。

【技术特征摘要】
1.一种关机时间可控的万用表控制电路，其特征在于，所述的电路包括：系统振荡器；分频计数模块，与所述的系统振荡器和至少一个复位信号相连接；关机控制电路，与所述的分频计数模块相连接。2.根据权利要求1所述的关机时间可控的万用表控制电路，其特征在于，所述的分频计数模块包括：多个分频计数单元，与各个所述复位信号的数量相对应，且各个所述分频计数单元与对应的所述复位信号相连接。3.根据权利要求2所述的关机时间可控的万用表控制电路，其特征在于，所述复位信号的数量为三个，分别为上电复位信号、按键复位信号以及屏幕显示复位信号，所述的分频计数模块包括：第一级分频计数单元...

【专利技术属性】
技术研发人员：李芳，沈天平，
申请(专利权)人：无锡华润矽科微电子有限公司，
类型：新型
国别省市：江苏,32