用于高级加密标准硬件的边信道免疫的线性掩码电路制造技术

描述了一种设备，所述设备包括S盒电路系统，所述S盒电路系统可操作用于根据高级加密标准(AES)Rijndael S盒矩阵而将输入上的值转换成输出上的值。所述设备还包括伪随机数生成(PRG)电路系统，所述PRG电路系统可操作用于在第一输出上提供伪随机数序列，并且在第二输出上提供所述序列的寄存副本。所述设备进一步包括掩码电路系统，所述掩码电路系统可操作用于提供所述S盒电路系统的所述输出上的值与所述PRG电路系统的所述第一输出上的值的异或。所述设备另外包括掩码去除电路系统，所述掩码去除电路系统可操作用于提供数据寄存器电路系统的输出上的值、耦合至密钥寄存器电路系统的输出的值与所述PRG电路系统的所述第二输出上的值的异或。

【技术实现步骤摘要】
【国外来华专利技术】用于高级加密标准硬件的边信道免疫的线性掩码电路优先权声明本申请要求于2016年9月30日提交并且名称为“LINEARMASKINGCIRCUITSFORSIDE-CHANNELIMMUNIZATIONOFADVANCEDENCRYPTIONSTANDARDHARDWARE(用于高级加密标准硬件的边信道免疫的线性掩码电路)”的美国专利申请号15/283,000的优先权，所述美国专利申请出于所有目的通过引用以其全文结合在此。
技术介绍
高级加密标准(AdvancedEncryptionStandard，AES)是用于电子数据加密的规范。美国政府和全球其他实体使用采用秘密密钥的AES进行加密。比如AES加速器等运行密码算法的安全硬件容易受到边信道攻击(SCA)的影响。这类攻击可能会刺激安全硬件以提取泄漏的信息，比如，例如，功耗签名、电流签名、电磁迹线或波形、时序信息。然后可以使用泄漏信息来开发攻击模型以从安全硬件中提取秘密密钥。因此，SCA对密码系统构成了重大威胁。功耗SCA属于针对比如AES等私钥加密系统的最突出攻击模型。因此，AES加速器和其他硬件安全加速器可以有利地受益于通过被设计为不泄漏关于所嵌入的秘密(例如，秘密密钥)的信息而能够容忍或免疫SCA。附图说明从以下给出的详细描述以及本公开的各个实施例的附图中，将更全面地理解本公开的实施例。然而，尽管附图有助于解释和理解，但它们仅是辅助，并且不应被认为是将本公开限制于其中所描绘的特定实施例。图1展示了根据本公开的一些实施例的具有异构随机顺序处理S盒的基础AES加速器。图2展示了根据本公开的一些实施例的混合列块实施方式。图3展示了根据本公开的一些实施例的结合了轻量掩码方案的SCA容忍AES加速器。图4展示了根据本公开的一些实施例的采用未受保护设计的AES加密数据路径。图5展示了根据本公开的一些实施例的采用所提出的掩码设计的AES加密数据路径。图6展示了根据本公开的一些实施例的掩码安排。图7展示了根据本公开的一些实施例的具有S盒输入的双轨掩码的SCA容忍AES加速器。图8展示了根据本公开的一些实施例的用于使用动态逻辑和互补传输晶体管逻辑来生成S盒输入的双轨逻辑实施方式。图9展示了根据本公开的一些实施例的结合了轻量掩码方案、S盒输入的双轨掩码、或这两者的SCA容忍AES加速器。图10展示了根据本公开的一些实施例的用于将轻量掩码方案结合到AES加速器中的方法。图11展示了根据本公开的一些实施例的用于将S盒输入的双轨掩码结合到AES加速器中的方法。图12展示了根据本公开的一些实施例的具有结合了轻量掩码方案、S盒输入的双轨掩码、或这两者的SCA容忍AES加速器的计算装置。具体实施方式运行密码算法的AES加速器和其他安全硬件可能容易受到用于提取泄露的信息的边信道攻击(SCA)的影响。因此，AES加速器和其他硬件安全加速器可以有利地受益于通过被设计为不泄漏关于所嵌入的秘密(例如，秘密密钥)的信息而能够容忍或免疫SCA。数据签名与功耗签名之间的直接关系是AES设计的边信道漏洞背后的主要原因。一些用于保护安全硬件免受功耗SCA影响的现有技术可以包括非线性随机掩码、双轨逻辑设计等。然而，这类技术可能遭受极大面积开销、能耗、或这两者的影响，影响的范围可能为从2倍到4倍，这可能由此使得这类技术对于实际硬件实施方式而言并不高效。本文所公开的第一种类型的设计是极轻量掩码设计，用于破坏外部可见数据与可测量电流签名之间的依赖性。这些设计可以通过将数据无关的随机值与经处理的数据相加来减轻数据/功耗关系，从而使得功耗签名可以与经处理的数据没有关系。根据这些设计的掩码电路可以提供具有小于百分之三面积开销的随机掩码求逆，其在面积、能量、或者这两者方面都比常规设计提高4倍。当与被设计为没有边信道对策的基础AES加速器相比时，所提出的掩码电路可以实现零吞吐量开销，而常规的非线性随机掩码技术在吞吐量方面可以表现出大约2倍的减少。此外，AES设计内的中间数据的汉明权重(HW)可能泄漏关于总线中位分布的统计的信息。中间数据总线中1与0的数量之比可能泄漏关于用于计算中间状态的秘密密钥的信息。从大量的一组功耗迹线中，可以估计出HW分布，并且然后可以使用所述HW分布来构建可以从中提取所嵌入秘密的基础计算的功耗模型。本文所公开的第二种类型的设计是用于在所有输入字节上强制实施恒定的HW分布的轻量设计。这可以帮助确保数据/功耗关系在输入字节的所有可能值上可以是恒定的，从而阻碍用于提取秘密密钥的HW模型的组建。所提出的设计可以表现出百分之一的最小面积开销，与常规的全双轨边信道抗性设计相比提高了2倍。在以下描述中，讨论了大量细节以便提供对本公开的实施例更透彻的解释。然而，对于本领域的技术人员将明显的是，本公开的实施例可以在没有这些特定细节的情况下实践。在其他实例中，以框图形式而非详细地示出了众所周知的结构和装置以避免模糊本公开的实施例。注意，在实施例的相应附图中，利用线条来表示信号。一些线条可能更粗以指示更大数量的组成信号路径，和/或在一端或多端具有箭头以指示信息流动方向。这种指示并非旨在是限制性的。相反，这些线条与一个或多个示例性实施例结合使用以帮助更容易地理解电路或逻辑单元。如由设计需要或偏好所指示的任何所表示的信号可以实际上包括可在任一方向上行进并可以利用任何适当类型的信号方案来实施的一个或多个信号。在整个说明书中，并且在权利要求中，术语“连接(connected)”指已连接的物体之间的直接电、机械、或磁性连接，不存在任何中介装置。术语“耦合(coupled)”指或者已连接的物体之间的直接电、机械、或磁性连接或者通过一个或多个无源或有源中介装置的间接连接。术语“电路(circuit)”或“模块(module)”可以指被安排成彼此合作以提供期望功能的一个或多个无源和/或有源组件。术语“信号(signal)”可以指至少一个电流信号、电压信号、磁信号、或数据/时钟信号。“一个(a)”、“一种(an)”以及“所述(the)”的意义包括复数的指代。“在…中(in)”的意义包括“在…中(in)”和“在…上(on)”。术语“基本上”、“接近”、“大约”、“近似”和“约”一般指在目标值的+/-10％内。除非另有说明，否则使用序数形容词“第一”、“第二”、和“第三”等来描述共同对象，仅仅指示相同对象的不同实例被提及，并且不旨在暗示如此描述的对象必须在或者时间上、空间上、排名上、或以任何其他方式处于给定序列中。应当理解的是，如此使用的术语在适当环境下可互换，以使得本文中所述的本专利技术的实施例例如能够以除本文中所展示或以其它方式描述的那些取向以外的其它取向操作。说明书中和权利要求中的术语“左”、“右”、“前”、“后”、“顶部”、“底部”、“在……上方”、“在……下方”等(如果存在的话)用于描述性目的，而未必用于描述永久的相对位置。为了实施例的目的，各个电路、模块和逻辑块中的晶体管是隧穿FET(TFET)。各个实施例的一些晶体管可以包括金属氧化物半导体(MOS)晶体管，其包括漏极、源极、栅极和体端子。晶体管还可以包括三栅极和鳍式场效应晶体管、环绕栅极圆柱形晶体管、方形线或矩形带状晶体管、或实施比如碳纳米管或自旋电子装置的晶体管本文档来自技高网...

【技术保护点】
1.一种设备，包括：第一电路系统，可操作用于根据加密矩阵将所述第一电路系统的输入上的值转换成所述第一电路系统的输出上的值；第二电路系统，可操作用于在所述第二电路系统的第一输出上提供伪随机数序列，并且在所述第二电路系统的第二输出上提供所述序列的寄存副本；以及第三电路系统，可操作用于将所述第一电路系统的所述输出上的值与所述第二电路系统的所述第一输出上的值的异或提供到所述第三电路系统的与第四电路系统的输入耦合的输出上。

【技术特征摘要】
【国外来华专利技术】2016.09.30 US 15/283,0001.一种设备，包括：第一电路系统，可操作用于根据加密矩阵将所述第一电路系统的输入上的值转换成所述第一电路系统的输出上的值；第二电路系统，可操作用于在所述第二电路系统的第一输出上提供伪随机数序列，并且在所述第二电路系统的第二输出上提供所述序列的寄存副本；以及第三电路系统，可操作用于将所述第一电路系统的所述输出上的值与所述第二电路系统的所述第一输出上的值的异或提供到所述第三电路系统的与第四电路系统的输入耦合的输出上。2.如权利要求1所述的设备，其特征在于，包括：第五电路系统，可操作用于将所述第四电路系统的输出上的值、耦合至第六电路系统的输出的值与所述第二电路系统的所述第二输出上的值的异或提供到所述第五电路系统的与所述第一电路系统的所述输入耦合的输出上。3.如权利要求1所述的设备，其特征在于，所述第二电路系统包括线性反馈移位寄存器(LFSR)。4.如权利要求1所述的设备，其特征在于，以下各项中的至少一项的宽度为整数个字节：所述第一电路系统的所述输入、所述第一电路系统的所述输出、所述第二电路系统的所述第一输出、所述第二电路系统的所述第二输出、所述第三电路系统的所述输出、所述第四电路系统的所述输入、所述第四电路系统的所述输出、所述第六电路系统的所述输出、以及所述第五电路系统的所述输出。5.如权利要求1所述的设备，其特征在于，以下各项中的至少一项的宽度为两个字节：所述第一电路系统的所述输入、所述第一电路系统的所述输出、所述第二电路系统的所述第一输出、所述第二电路系统的所述第二输出、所述第三电路系统的所述输出、所述第四电路系统的所述输入、所述第四电路系统的所述输出、所述第六电路系统的所述输出、以及所述第五电路系统的所述输出。6.如权利要求1所述的设备，其特征在于，包括：第七电路系统，可操作用于根据变换过程将所述第七电路系统的输入上的值转换成所述第七电路系统的输出上的值。7.如权利要求6所述的设备，其特征在于，包括：第八电路系统，至少具有耦合至所述第四电路系统的所述输出的第一输入、耦合至所述第七电路系统的所述输出的第二输入、选择输入、以及耦合至所述第四电路系统的所述输入的输出。8.如权利要求6所述的设备，其特征在于，包括：第九电路系统，至少具有耦合至所述第一电路系统的所述输出的第一输入、耦合至所述第三电路系统的所述输出的第二输入、选择输入、以及耦合至所述第七电路系统的所述输入的输出。9.如权利要求1所述的设备，其特征在于，包括：第十电路系统，至少具有耦合至所述第六电路系统的所述输出的第一输入、耦合至所述第六电路系统的所述输出与所述第四电路系统的所述输出的异或的第二输入、选择输入、以及耦合至所述第一电路系统的所述输入的输出。10.如权利要求8所述的设备，其特征在于，包括：第十一电路系统，至少具有耦合至所述第十电路系统的所述输出的第一输入、耦合至所述第五电路系统的所述输出的第二输入、选择输入、以及耦合至所述第一电路系统的所述输入的输出。11.如权利要求8所述的设备，其特征在于，包括：第十二电路系统，可操作用于将所述第十二电路系统的输入上的值的逆提供至所述第十二电路系统的输出，所述第十二电路系统的所述输入耦合至所述第十电路系统的所述输出；第十三电路系统，可操作用于将所述第十三电路系统的输入上的值的逆提供至所述第十三电路系统的输出，所述第十三电路系统的所述输入耦合至所述第四电路系统的所述输出；以及第十四电路系统，可操作用于执行对所述第十二电路系统的所述输出上的值与所述第十三电路系统的所述输出上的值的异或。12.一种系统...

【专利技术属性】
技术研发人员：R·库马，S·K·马修，A·L·瓦纳，V·B·苏瑞史，S·K·萨特帕西，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：美国,US