一种IPSec方案调试装置、方法和系统制造方法及图纸

本发明专利技术实施例公开了一种IPSec方案调试装置，适用于FPGA端，透传模块与IPSec模块连接，用于将接收的主机端传输的待处理数据包发送至IPSec模块，以便于IPSec模块依据IPSec协议对待处理数据包进行处理，并将处理结果反馈至主机端。提取模块分别与IPSec模块以及透传模块连接，用于监控IPSec模块和透传模块中的网络数据包，并将抓取的网络数据包传输给主机端。通过设置透传模块和提取模块，实现了FPGA端和主机端的回环连接，并且主机端依据网络数据包，可以实现对硬件实现方案和软件方案的同步对比观察分析，从而在系统出现问题时实现问题的快速定位。IPSec方案调试方法和系统的效果如上所述。

【技术实现步骤摘要】
一种IPSec方案调试装置、方法和系统
本专利技术涉及数字电路设计
，特别是涉及一种IPSec方案调试装置、方法和系统。
技术介绍
网络连接协议(InternetProtocolSecurity，IPSec)是一种开放标准的框架结构，通过使用加密的安全服务以确保在Internet协议网络上进行保密而安全的通讯。目前软件实现的IPSec比较多，软件实现较灵活，且成本较低，但是处理速度较慢，不能支持高速网络系统中的需求，所以人们开始考虑硬件实现的方案。典型的硬件实现方案采样现场可编程门阵列(FieldProgrammableGateArray，FPGA)，这种方案可以利用FPGA并行计算的特点，对IPSec协议的处理进行最大化的加速，提高处理速度较快，支持高速系统。FPGA实现IPSec的示意图如图1所示，FPGA通过PCIE接口实现与主机端的连接，调试时主要针对FPGA硬件电路进行调试，但是鉴于IPSec协议涉及高速网络通信，以及复杂的加解密计算、握手等操作，FPGA调试的复杂度也较高。传统方式中，利用FPGA的在线调试工具，将想要观测的信号数据通过JTAG接口传输到PC端专用调试软件上进行观察；或者利用预留的FPGA管脚，将需要观察的信号连接到管脚上，再利用示波器等设备对信号进行观测。这些调试方案往往在FPGA端和主机端分别观察调试结果数据，FPGA和主机端的调试数据联系不够直观紧密，无法进行快速联调。可见，如何实现硬件实现方案和软件方案的同步对比观察分析，是本领域技术人员亟待解决的问题。
技术实现思路
本专利技术实施例的目的是提供一种IPSec方案调试装置、方法和系统，可以实现硬件实现方案和软件方案的同步对比观察分析，从而在系统出现问题时实现问题的快速定位。为解决上述技术问题，本专利技术实施例提供一种IPSec方案调试装置，包括IPSec模块，适用于FPGA端，所述装置还包括提取模块和透传模块；所述透传模块与所述IPSec模块连接，用于将接收的主机端传输的待处理数据包发送至所述IPSec模块，以便于所述IPSec模块依据IPSec协议对所述待处理数据包进行处理，并将处理结果反馈至所述主机端；所述提取模块分别与所述IPSec模块以及所述透传模块连接，用于监控所述IPSec模块和所述透传模块中的网络数据包，并将抓取的网络数据包传输给所述主机端，以便于所述主机端依据所述网络数据包对所述FPGA端的IPSec方案进行验证。可选的，所述提取模块具体用于将抓取的网络数据包存储至预先设定的缓存模块，并将所述缓存模块中的网络数据包依次传输给所述主机端。可选的，所述提取模块还用于在将抓取的网络数据包存储至预先设定的缓存模块之前，对抓取的网络数据包设置数据标记。可选的，所述缓存模块为设置于所述FPGA片外的SDRAM。可选的，所述透传模块与IPSec模块通过以太网接口连接。本专利技术实施例还提供了一种IPSec方案调试方法，适用于主机端，所述方法包括：向FPGA端传输待处理数据包；接收所述FPGA端反馈的处理结果以及所述FPGA端传输的网络数据包；判断所述处理结果以及所述网络数据包是否满足相应的预设条件；若否，则进行报警提示。可选的，所述判断所述处理结果以及所述网络数据包是否满足相应的预设条件包括：判断所述处理结果是否与预先存储的初始数据包一致；若否，则判断所述网络数据包中包含的加解密密钥是否与预设密钥一致；若否，则判定所述FPGA端加解密功能异常，并执行进行报警提示的步骤。可选的，还包括：判断所述网络数据包中包含的待处理数据包与所述主机端存储的待处理数据包是否一致；若否，则重新向所述FPGA端传输所述主机端存储的待处理数据包。本专利技术实施例还提供了一种IPSec方案调试装置，适用于主机端，所述装置包括传输模块、接收模块、处理模块和提示模块；所述传输模块，用于向FPGA端传输待处理数据包；所述接收模块，用于接收所述FPGA端反馈的处理结果以及所述FPGA端传输的网络数据包；所述处理模块，用于判断所述处理结果以及所述网络数据包是否满足相应的预设条件；若否，则触发所述提示模块；所述提示模块，用于进行报警提示。可选的，所述处理模块具体用于判断所述处理结果是否与预先存储的初始数据包一致；若否，则判断所述网络数据包中包含的加解密密钥是否与预设密钥一致；若否，则判定所述FPGA端加解密功能异常，并触发所述提示模块。可选的，所述处理模块还用于判断所述网络数据包中包含的待处理数据包与所述主机端存储的待处理数据包是否一致；若否，则重新向所述FPGA端传输所述主机端存储的待处理数据包。本专利技术实施例还提供了一种IPSec方案调试系统，包括主机端和FPGA端；所述主机端，用于向FPGA端传输待处理数据包，接收所述FPGA端反馈的处理结果以及所述FPGA端传输的网络数据包；判断所述处理结果以及所述网络数据包是否满足相应的预设条件；若否，则进行报警提示；所述FPGA端，用于接收主机端传输的待处理数据；依据IPSec协议对所述待处理数据包进行处理，将处理结果反馈至所述主机端；并将抓取的网络数据包传输给所述主机端。由上述技术方案可以看出，适用于FPGA端的IPSec方案调试装置，包括IPSec模块，还包括提取模块和透传模块；透传模块与IPSec模块连接，用于将接收的主机端传输的待处理数据包发送至IPSec模块，以便于IPSec模块依据IPSec协议对所述待处理数据包进行处理，并将处理结果反馈至主机端；设置透传模块实现了主机端与FPGA端的回环连接，利用主机端实现IPSec协议数据包的发送和接收，对FPGA端的IPSec方案进行最小系统验证。提取模块分别与IPSec模块以及透传模块连接，用于监控IPSec模块和所述透传模块中的网络数据包，并将抓取的网络数据包传输给所述主机端，以便于主机端依据网络数据包对FPGA端的IPSec方案进行验证。在该技术方案中，FPGA端将抓取的网络数据包传输给主机端进行分析处理，使得主机端可以将自身软件方案的处理过程与FPGA端的硬件方案处理过程中产生的数据进行同步对比观察分析，并且在系统出现问题时可以实现问题的快速定位。附图说明为了更清楚地说明本专利技术实施例，下面将对实施例中所需要使用的附图做简单的介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1为现有技术提供的一种主机端和FPGA端的连接示意图；图2为本专利技术实施例提供的一种适用于FPGA端的IPSec方案调试装置的结构示意图；图3为本专利技术实施例提供的一种IPSec方案调试系统的整体架构图；图4为本专利技术实施例提供的一种IPSec方案调试方法的流程图；图5为本专利技术实施例提供的一种适用于主机端的IPSec方案调试装置的结构示意图；图6为本专利技术实施例提供的一种IPSec方案调试系统的结构示意图。具体实施方式下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下，所获得的所有其他实施例，都属于本专利技术保护范围。为了使本
的人本文档来自技高网...

【技术保护点】
1.一种IPSec方案调试装置，包括IPSec模块，其特征在于，适用于FPGA端，所述装置还包括提取模块和透传模块；所述透传模块与所述IPSec模块连接，用于将接收的主机端传输的待处理数据包发送至所述IPSec模块，以便于所述IPSec模块依据IPSec协议对所述待处理数据包进行处理，并将处理结果反馈至所述主机端；所述提取模块分别与所述IPSec模块以及所述透传模块连接，用于监控所述IPSec模块和所述透传模块中的网络数据包，并将抓取的网络数据包传输给所述主机端，以便于所述主机端依据所述网络数据包对所述FPGA端的IPSec方案进行验证。

【技术特征摘要】
1.一种IPSec方案调试装置，包括IPSec模块，其特征在于，适用于FPGA端，所述装置还包括提取模块和透传模块；所述透传模块与所述IPSec模块连接，用于将接收的主机端传输的待处理数据包发送至所述IPSec模块，以便于所述IPSec模块依据IPSec协议对所述待处理数据包进行处理，并将处理结果反馈至所述主机端；所述提取模块分别与所述IPSec模块以及所述透传模块连接，用于监控所述IPSec模块和所述透传模块中的网络数据包，并将抓取的网络数据包传输给所述主机端，以便于所述主机端依据所述网络数据包对所述FPGA端的IPSec方案进行验证。2.根据权利要求1所述的装置，其特征在于，所述提取模块具体用于将抓取的网络数据包存储至预先设定的缓存模块，并将所述缓存模块中的网络数据包依次传输给所述主机端。3.根据权利要求2所述的装置，其特征在于，所述提取模块还用于在将抓取的网络数据包存储至预先设定的缓存模块之前，对抓取的网络数据包设置数据标记。4.根据权利要求2所述的装置，其特征在于，所述缓存模块为设置于所述FPGA片外的SDRAM。5.根据权利要求1-4任意一项所述的装置，其特征在于，所述透传模块与IPSec模块通过以太网接口连接。6.一种IPSec方案调试方法，其特征在于，适用于主机端，所述方法包括：向FPGA端传输待处理数据包；接收所述FPGA端反馈的处理结果以及所述FPGA端传输的网络数据包；判断所述处理结果以及所述网络数据包是否满足相应的预设条件；若否，则进行报警提...

【专利技术属性】
技术研发人员：陈贝，
申请(专利权)人：郑州云海信息技术有限公司，
类型：发明
国别省市：河南,41