一种阵列基板、显示面板及膜层裂纹检测方法技术

本发明专利技术公开了一种阵列基板、显示面板及膜层裂纹检测方法，阵列基板包括有效电路区及膜层裂纹检测走线区；有效电路区包括像素阵列电路及阵列检测电路，其中，像素阵列包括阵列排布的若干个子像素电路及多条数据线，每条所述数据线连接位于同一列/行的多个所述子像素电路；所述阵列检测电路包括多个子检测电路，每个所述子检测电路中包括薄膜晶体管，且每个所述子检测电路通过相应的所述薄膜晶体管对应连接一个所述数据线；膜层裂纹检测走线区包括裂纹检测走线，裂纹检测走线的一端连接子像素电路的数据线，另一端连接对应数据线的子检测电路，裂纹检测走线沿著有效电路区的外围设置。本发明专利技术可实现即时拦截不良的阵列基板。

【技术实现步骤摘要】
一种阵列基板、显示面板及膜层裂纹检测方法
本专利技术涉及阵列基板制造的
，尤其涉及一种阵列基板、显示面板及膜层裂纹检测方法。
技术介绍
目前生产工艺中的玻璃切割工艺下，切割后的阵列基板的周边会产生切割裂纹。在初始阶段下，周边存在裂纹的阵列基板没有明显异常，但是随着后续环境的变化，如在经受各种各样的温度、震动、压强的冲击后会导致裂纹加重，严重的会引起阵列基板的破裂和破碎，从而影响到阵列基板的电路膜层产生裂纹，会导致阵列基板的信号线断裂或微断，进而导致阵列基板的显示异常或者质量下降。现在显示屏的生产厂商并没有针对阵列基板破损的检测。目前产线中是通过电性测试检测显示是否异常来判别阵列基板是否合格，这会大大提高生产成本，造成资源浪费。因此是否能即时感知到阵列基板的电路膜层裂纹尤为重要。
技术实现思路
本专利技术实施例提供一种阵列基板、显示面板及膜层裂纹检测方法，以解决不能即时检测出阵列基板的电路膜层产生裂纹的问题。为了解决上述技术问题，本专利技术是这样实现的：第一方面，提供了一种阵列基板，其包括有效电路区及膜层裂纹检测走线区；所述有效电路区包括像素阵列电路及阵列检测电路，其中，所述像素阵列电路包括呈阵列排布的若干个子像素电路、以及多条数据线，每条所述数据线连接位于同一列/行的多个所述子像素电路；所述阵列检测电路包括多个子检测电路，每个所述子检测电路中包括薄膜晶体管，且每个所述子检测电路通过相应的所述薄膜晶体管对应连接一个所述数据线；所述膜层裂纹检测走线区包括裂纹检测走线，所述裂纹检测走线的一端连接所述子像素电路的数据线，另一端连接对应所述数据线的子检测电路，所述裂纹检测走线沿著所述有效电路区的外围设置。可选地，所述裂纹检测走线的数量为偶数条，偶数条所述裂纹检测走线相对于所述阵列基板的任一对称轴对称设置，优选地所述裂纹检测走线的数量为两条。可选地，所述膜层裂纹检测走线区还包括至少一组电阻检测走线，所述至少一组电阻检测走线包括两条电阻检测走线，所述两条电阻检测走线分别连接在所述裂纹检测走线靠近所述数据线和所述薄膜晶体管的两端；可选地，所述阵列基板上设置有至少一组电阻测试垫，每组所述电阻测试垫包括第一测试垫和第二测试垫，位于一组中的两条电阻检测走线，一条连接所述第一测试垫，另一条连接所述第二测试垫。可选地，每一条所述裂纹检测走线包括至少两条L形走线、两条第一连接走线及二条第二连接走线，两条所述L形走线相互平行并间隔设置于所述有效电路区的外围，两条所述第一连接走线分别连接至少二条所述L形走线的两端，封闭至少两条所述L形走线，邻近所述有效电路区的所述L形走线具有缺口，两条第二连接走线的一端分别连接所述缺口两端的走线，其另一端分别连接所述数据线及所述薄膜晶体管。可选地，多条所述数据线的至少一条及与其对应的所述薄膜晶体管通过所述裂纹检测走线连接，其余的各所述薄膜晶体管分别直接与对应的所述数据线连接。可选地，所述像素阵列电路还包括多条扫描线，每条所述扫描线连接位于同一行/列的多个所述子像素电路；连接于同一扫描线上的多个所述子像素电路中像素发光颜色相同的组成一组，连接位于同一组内的各子像素电路的数据线中，有一条连接所述裂纹检测走线，则其他未连接所述裂纹检测走线的数据线中设置有补偿电阻。第二方面，提供了一种显示面板，包括有机发光功能层及如上任一项所述的阵列基板。第三方面，提供了一种膜层裂纹检测方法，其包括:通过阵列检测电路对像素阵列进行点灯检测；判断像素阵列是否产生亮线。可选地，通过所述阵列检测电路对所述像素阵列进行点灯检测的步骤后，还包括判断所述像素阵列产生亮线，则报废所述阵列基板。可选地，通过所述阵列检测电路对所述像素阵列进行点灯检测的步骤后，判断所述阵列基板未产生亮线后，测量所述第一测试垫与所述第二测试垫之间的电阻值；判断所述电阻值与预测电阻值大小。可选地，若判断所述电阻值大于所述预测电阻值，则报废所述阵列基板。在本专利技术实施例中，通过点灯检测判断阵列基板的电路膜层是否产生裂纹，提升检测的准确度，实现即时拦截不良的阵列基板，避免不必要的损失。附图说明此处所说明的附图用来提供对本专利技术的进一步理解，构成本专利技术的一部分，本专利技术的示意性实施例及其说明用于解释本专利技术，并不构成对本专利技术的不当限定。在附图中：图1是本专利技术第一实施例的阵列基板的示意图。图2是本专利技术第一实施例的膜层裂纹检测的流程图。图3是本专利技术第一实施例的第二开关及第三开关的时序图。图4是本专利技术第一实施例的阵列基板的示意图。具体实施方式下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。请参阅图1，其是本专利技术第一实施例的阵列基板的示意图；如图所示，本实施例提供一种阵列基板1，阵列基板1包括有效电路区10及膜层裂纹检测走线区11。有效电路区10包括像素阵列电路102及阵列检测电路103，像素阵列电路101包括多个子像素电路1011、多条扫描线1012及多条数据线1013，多个子像素电路1011呈矩阵排列并形成显示区1010，每一条扫描线1012穿过相邻二行的多个像素1011之间，并与位于同一行的多个像素1011耦接。每一条数据线1013穿过相邻两列的多个像素1011之间，并与其中一列的多个像素1011耦接。阵列检测电路103包括多个子检测电路，每个子检测电路中包括多个薄膜晶体管，且每个子检测电路通过相应的薄膜晶体管对应连接一个数据线。膜层裂纹检测走线区11包括裂纹检测走线111及电阻检测走线112，裂纹检测走线111沿著有效电路区10的外围设置，裂纹检测走线111的两端分别与多条数据线1013的一条连接及阵列检测电路103对应与裂纹检测走线111连接的数据线1013的薄膜晶体管连接。电阻检测走线112的两端分别连接阵列检测电路103的第一测试垫1031及第二测试垫1032。本实施例的像素阵列101中奇数列的多个像素1011为R像素与B像素交错排列，偶数列的多个像素1011均为G像素。本实施例的像素阵列101仅为本专利技术的一实施态样，不应以此为限。本实施例的阵列检测电路103的第一测试垫1031及第二测试垫1032的数量均为两个，阵列检测电路103还包括多个测试电路组1033、第一开关1034、第二开关1035及第三开关1036，测试电路组1033包括第一薄膜晶体管10331、第二薄膜晶体管10332、第三薄膜晶体管10333、与第一薄膜晶体管10331耦接的第一焊垫10334、与第二薄膜晶体管10332耦接的第二焊垫10335及与第三薄膜晶体管10333耦接的第三焊垫10336。每一个测试电路组1033对应像素阵列101中的相邻的奇数列及偶数列，第一薄膜晶体管10331通过数据线1013连接奇数列中的多个R像素，第二薄膜晶体管10332通过数据线1013连接奇数列中的多个B像素，第三薄膜晶体管10333通过数据线1031连接偶数列中的多个G像素。第一开关1034连接每一个测试电路组1033的第一薄膜晶体管10331，第二开关1035连接每一个测试电路组1033的第二薄膜晶体管本文档来自技高网...

【技术保护点】
1.一种阵列基板，其特征在于，包括有效电路区及膜层裂纹检测走线区；所述有效电路区包括像素阵列电路及阵列检测电路，其中，所述像素阵列电路包括呈阵列排布的若干个子像素电路、以及多条数据线，每条所述数据线连接位于同一列/行的多个所述子像素电路；所述阵列检测电路包括多个子检测电路，每个所述子检测电路中包括薄膜晶体管，且每个所述子检测电路通过相应的所述薄膜晶体管对应连接一个所述数据线；所述膜层裂纹检测走线区包括裂纹检测走线，所述裂纹检测走线的一端连接所述子像素电路的数据线，另一端连接对应所述数据线的子检测电路，所述裂纹检测走线沿著所述有效电路区的外围设置。

【技术特征摘要】
1.一种阵列基板，其特征在于，包括有效电路区及膜层裂纹检测走线区；所述有效电路区包括像素阵列电路及阵列检测电路，其中，所述像素阵列电路包括呈阵列排布的若干个子像素电路、以及多条数据线，每条所述数据线连接位于同一列/行的多个所述子像素电路；所述阵列检测电路包括多个子检测电路，每个所述子检测电路中包括薄膜晶体管，且每个所述子检测电路通过相应的所述薄膜晶体管对应连接一个所述数据线；所述膜层裂纹检测走线区包括裂纹检测走线，所述裂纹检测走线的一端连接所述子像素电路的数据线，另一端连接对应所述数据线的子检测电路，所述裂纹检测走线沿著所述有效电路区的外围设置。2.如权利要求1所述的阵列基板，其特征在于，所述裂纹检测走线的数量为偶数条，偶数条所述裂纹检测走线相对于所述阵列基板的任一对称轴对称设置，优选地所述裂纹检测走线的数量为两条。3.如权利要求1所述的阵列基板，其特征在于，所述膜层裂纹检测走线区还包括至少一组电阻检测走线，所述至少一组电阻检测走线包括两条电阻检测走线，所述两条电阻检测走线分别连接在所述裂纹检测走线靠近所述数据线和所述薄膜晶体管的两端。4.如权利要求3所述的阵列基板，其特征在于，所述阵列基板上设置有至少一组电阻测试垫，每组所述电阻测试垫包括第一测试垫和第二测试垫，位于一组中的两条电阻检测走线，一条连接所述第一测试垫，另一条连接所述第二测试垫。5.如权利要求1或2所述的阵列基板，其特征在于，每一条所述裂纹检测走线包括至少两条L形走线、两条第一连接走线及二条第二连接走线，两...

【专利技术属性】
技术研发人员：张金方，王欢，刘权，赵磊，张露，韩珍珍，胡思明，
申请(专利权)人：昆山国显光电有限公司，
类型：发明
国别省市：江苏,32