一种集成电感结构和集成电路制造技术

本发明专利技术公开了一种集成电感结构和集成电路。其中，集成电感结构包括：至少两个平面电感，所述至少两个平面电感依次层叠设置，且不同的所述平面电感形成于不同功能模块的金属层中；至少一个连接部件，所述至少一个连接部件设置于相邻两个所述功能模块之间，且任意相邻两个所述平面电感通过所述连接部件电连接。本发明专利技术的技术方案通过将构成电感的平面电感分别设置于不同的功能模块中，在保证电路集成度的情况下提高了电感的品质因数。

【技术实现步骤摘要】
一种集成电感结构和集成电路
本专利技术实施例涉及集成电路
，尤其涉及一种集成电感结构和集成电路。
技术介绍
随着电子产品的日益发展，各类元器件的研发都朝着高集成化、多功能的方向发展，因此，对集成电路的要求也在日益提高。在集成电路设计中电感的设计常常是一个难题。现阶段，集成电路中的电感常常存在两个问题，一个是电感的品质因数(即Q值)较低，会影响电路性能；另一个是电感面积较大，会影响电路集成度、大小以及制作成本。但是，如何在保持电感面积不变的前提下提高电感的Q值，一直是工业界的一大难题。
技术实现思路
有鉴于此，本专利技术的目的是提出一种集成电感结构和集成电路，以在保证电路集成度的情况下提高电感的Q值。为实现上述目的，本专利技术采用如下技术方案：一方面，本专利技术实施例提供了一种集成电感结构，包括：至少两个平面电感，所述至少两个平面电感依次层叠设置，且不同的所述平面电感形成于不同功能模块的金属层中；至少一个连接部件，所述至少一个连接部件设置于相邻两个所述功能模块之间，且任意相邻两个所述平面电感通过所述连接部件电连接。可选的，所述至少两个平面电感串联和/或并联。可选的，在垂直于所述平面电感所在平面的方向上，任意相邻两个所述平面电感存在交叠。可选的，任意相邻两个所述平面电感对应交叠的部分具有相同的电流方向。可选的，所述平面电感为平面螺旋结构。可选的，所述连接部件包括焊球和/或金属柱。可选的，所述至少两个平面电感包括第一平面电感和第二平面电感，所述功能模块包括芯片和封装基板；所述第一平面电感形成于所述芯片的金属层中，所述第二平面电感形成于所述封装基板的金属层中。可选的，所述芯片为倒装芯片。可选的，所述连接部件为用于贴合所述倒装芯片的锡球和/或铜柱。另一方面，本专利技术实施例提供了一种集成电路，包括本专利技术任一实施例提供的集成电感结构。本专利技术的有益效果是：本专利技术提供的集成电感结构包括至少两个平面电感，至少两个平面电感依次层叠设置，且不同的平面电感形成于不同功能模块的金属层中；至少一个连接部件，至少一个连接部件设置于相邻两个功能模块之间，且任意相邻两个平面电感通过连接部件电连接。本专利技术的技术方案通过设置依次层叠的至少两个平面电感，且不同的平面电感形成于不同功能模块的金属层中，可以使相邻两个平面电感之间的距离大于平面电感的厚度，一方面可以在保持电感面积不变的前提下有效提高电感的Q值，即在保证电路集成度的情况下提高电感的Q值，或者在保持电感的Q值的前提下降低电感的面积，进而减小集成电路的面积；另一方面可以减小各平面电感之间的干扰，在没有大幅降低不同平面电感之间互感的情况下，可以大幅降低不同平面电感之间的寄生电容。另外，至少两个平面电感依次层叠设置，可以增加集成电感结构中电感的感值。附图说明下面将通过参照附图详细描述本专利技术的示例性实施例，使本领域的普通技术人员更清楚本专利技术的上述及其他特征和优点，附图中：图1是本专利技术实施例提供的一种集成电感结构的剖面结构示意图；图2是本专利技术实施例提供的一种集成电感结构的立体结构示意图；图3是本专利技术实施例提供的一种集成电感结构中的电感的平面结构示意图；图4是本专利技术实施例提供的另一种集成电感结构的剖面结构示意图；图5是现有的一种集成电感结构中的电感的平面结构示意图。具体实施方式下面结合附图并通过具体实施方式来进一步说明本专利技术的技术方案。可以理解的是，此处所描述的具体实施例仅仅用于解释本专利技术，而非对本专利技术的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本专利技术相关的部分而非全部结构。图1是本专利技术实施例提供的一种集成电感结构的剖面结构示意图。本专利技术实施例提供的集成电感结构，适用于对电感Q值要求较高的集成电路。如图1所示，本实施例提供的集成电感结构，包括：至少两个平面电感21，至少两个平面电感21依次层叠设置，且不同的平面电感21形成于不同功能模块10的金属层20中；至少一个连接部件30，至少一个连接部件30设置于相邻两个功能模块10之间，且任意相邻两个平面电感21通过连接部件30电连接。本实施例中，功能模块10可以为芯片或基板(如封装基板)，示例性的，不同的功能模块10可以为不同的芯片、不同的基板或芯片及基板的组合；不同的平面电感21形成于不同功能模块10的已有金属层20(形成电路图案的金属层)中，此时可利用功能模块10已有的金属层20同时图案化出平面电感21，以减少工序以及集成电感结构的厚度。目前，在集成电路中，对电感的设置具有较高的要求，在一些应用中既要求集成电路中电感具有较高的感值和Q值，又要求降低集成电路的面积，以便可以实现高度集成化。一般情况下，为了获得更高Q值的电感，需要增大电感线圈的厚度。但是，增大电感线圈的厚度会造成单位面积内的电感感值下降，而通过增大电感面积来提高电感感值又会导致电感的Q值降低，影响电路性能。设计师在这种情况下就必须对单位面积内的感值和Q值做出取舍。于是，如何在相同面积内实现感值和/或Q值的提升成为一个难题。基于上述技术问题，专利技术人发现设置至少两层层叠的平面电感，并通过连接部件将各平面电感电连接，以整体形成电感堆叠结构，可以在保持电感面积不变的前提下增大电感感值；同时，在设置相邻两个平面电感之间的距离大于平面电感的厚度时，可以提高电感的Q值。然而，专利技术人进一步研究发现，当在同一衬底上形成上述电感堆叠结构时，需要单独形成制备连接部件的连接层，增加集成电路的厚度，同时工艺难度增加，且连接层的厚度较小使得电感Q值的提升不明显。基于此，本专利技术实施例通过将不同的平面电感设置于不同的功能模块中，并通过功能模块之间的连接部件实现各平面电感的电连接，形成集成电感结构。由于功能模块本身的厚度较大，因此可以设置相邻两个平面电感之间的距离较大，从而有效提高电感的Q值。另外，连接部件可以利用功能模块之间的连接层形成，避免了连接部件的单独制备，降低了工艺难度，减小了集成电路的厚度。需要说明的是，图1仅示例性地示出了集成电感结构包括两个平面电感。如图1所示，集成电感结构包括第一平面电感211、第二平面电感212和连接部件30，第一平面电感211和第二平面电感212层叠设置，第一平面电感211设置与第一功能模块101的第一金属层201中，第二平面电感212设置与第二功能模块102的第二金属层202中，第一平面电感211和第二平面电感212通过连接部件30电连接。另外，各功能模块中可对应形成多个平面电感，以形成多个电感。本专利技术对电感的个数、平面分布、所占面积以及平面电感所在功能模块等不作限制，具体视实际情况而定。本专利技术实施例提供的集成电感结构，通过设置依次层叠的至少两个平面电感，且不同的平面电感形成于不同功能模块的金属层中，可以使相邻两个平面电感之间的距离大于平面电感的厚度，一方面可以在保持电感面积不变的前提下有效提高电感的Q值，即在保证电路集成度的情况下提高电感的Q值，或者在保持电感的Q值的前提下降低电感的面积，进而减小集成电路的面积；另一方面可以减小各平面电感之间的干扰，在没有大幅降低不同平面电感之间互感的情况下，可以大幅降低不同平面电感之间的寄生电容。另外，至少两个平面电感依次层叠设置，可以增加集成电感结构中电感的感值。为了确保上述集成电感结构的导电性能，连接部件30可以为高电导率的金属本文档来自技高网...

【技术保护点】
1.一种集成电感结构，其特征在于，包括：至少两个平面电感，所述至少两个平面电感依次层叠设置，且不同的所述平面电感形成于不同功能模块的金属层中；至少一个连接部件，所述至少一个连接部件设置于相邻两个所述功能模块之间，且任意相邻两个所述平面电感通过所述连接部件电连接。

【技术特征摘要】
1.一种集成电感结构，其特征在于，包括：至少两个平面电感，所述至少两个平面电感依次层叠设置，且不同的所述平面电感形成于不同功能模块的金属层中；至少一个连接部件，所述至少一个连接部件设置于相邻两个所述功能模块之间，且任意相邻两个所述平面电感通过所述连接部件电连接。2.根据权利要求1所述的集成电感结构，其特征在于，所述至少两个平面电感串联和/或并联。3.根据权利要求1所述的集成电感结构，其特征在于，在垂直于所述平面电感所在平面的方向上，任意相邻两个所述平面电感存在交叠。4.根据权利要求3所述的集成电感结构，其特征在于，任意相邻两个所述平面电感对应交叠的部分具有相同的电流方向。5.根据权利要求1所述的集...

【专利技术属性】
技术研发人员：魏胜，程伟，王晓东，左成杰，何军，
申请(专利权)人：安徽安努奇科技有限公司，
类型：发明
国别省市：安徽,34