制造半导体晶片封装的方法技术

本发明专利技术一些实施例揭露一种用于制造半导体晶片封装的方法，其包含：提供在晶片的第一侧上具有裸片的半导体封装；通过将模塑料安置于所述晶片的所述第一侧上来部分模塑所述裸片，在完成所述部分模塑时，所述第一侧的周边无模塑料；和从所述晶片的所述第一侧将所述半导体封装与载体接合。本发明专利技术一些实施例还揭露一种半导体晶片封装，其包含：裸片，其位于晶片的第一侧上；模塑料，其囊封所述裸片且通过从所述晶片的所述第一侧的周边缩进来部分定位于所述晶片的所述第一侧上；和密封结构，其位于所述晶片的所述第一侧的所述周边上。

【技术实现步骤摘要】
制造半导体晶片封装的方法
本专利技术实施例涉及一种半导体晶片封装和其制造方法。
技术介绍
从专利技术集成电路开始，半导体产业归因于各种电子组件(即，晶体管、二极管、电阻器、电容器等等)的集成密度不断提高而经历持续快速增长。此集成密度提高多半来自最小构件大小的一再减小，其允许更多组件集成到给定区域中。这些集成度提高基本上具二维(2D)性，这是因为由集成组件占用的容积基本上位于半导体晶片的表面上。尽管光刻的显著改进已导致2D集成电路形成的显著改进，但可在两个维度上达成的密度仍存在物理限制。这些限制之一是制造这些组件所需的最小大小。此外，当将更多装放置入晶芯片中时，需要更复杂设计。额外限制来自装置数目增加时的装置之间的互连件的数目和长度的显著增加。当互连件的数目和长度增加时，电路RC延迟且电力消耗增加。已研究三维(3D)集成电路(IC)来试图进一步增大电路密度。在3DIC的典型工艺中，将两个裸片接合在一起且使电连接形成于各裸片与衬底上的接触垫之间。例如，尝试涉及：使两个裸片彼此上下接合。接着，将堆叠裸片接合到载体衬底且接线将各裸片上的接触垫电耦合到载体衬底上的接触垫。晶片级封装也已得到发展。一般来说，晶片级封装涉及：在晶片级处执行后段工艺处理，而非在切割晶片之后执行此处理。特定而言，晶片级封装可包含：在晶片级形成接触结构，囊封或背侧保护、研磨等等。已发现，在晶片级处执行这些功能可降低成本。晶片级封装还可导致较薄封装。在封装之后，将晶片分成个别裸片。然而，晶片级封装技术通常将模塑料或囊封化合物放置于其上表面上以使晶片的边缘暴露。因此，晶片会易受损坏和/或晶片翘曲。
技术实现思路
根据本专利技术的一实施例，一种用于制造半导体晶片封装的方法包括：提供在晶片的第一侧上具有裸片的半导体封装；通过将模塑料安置于所述晶片的所述第一侧上来部分模塑所述裸片，在完成所述部分模塑时，所述第一侧的周边无模塑料；和从所述晶片的所述第一侧将所述半导体封装与载体接合。根据本专利技术的一实施例，一种用于制造半导体晶片封装的方法包括：提供在晶片的第一侧上具有裸片的半导体封装；通过第一模塑工具来部分模塑所述裸片，其包括：将模塑料安置到所述第一模塑工具中；和控制所述第一模塑料不占用所述晶片的所述第一侧的周边；和从所述晶片的所述第一侧将所述半导体封装与载体接合。根据本专利技术的一实施例，一种半导体晶片封装包括：裸片，其位于晶片的第一侧上；模塑料，其囊封所述裸片且通过从所述晶片的所述第一侧的周边缩进来部分定位于所述晶片的所述第一侧上；和密封结构，其位于所述晶片的所述第一侧的所述周边上。附图说明附图中依举例而非限制的方式绘示一或多个实施例，其中具有相同元件符号的元件表示全部图式中的相同元件。除非另有指示，否则图式不按比例绘制。图1是根据本揭露的一些实施例的半导体晶片封装的横截面图。图2是根据本揭露的一些实施例的图1的半导体晶片封装的部分放大横截面图。图3到7是根据本揭露的一些实施例的半导体晶片封装在其各种制造操作中的横截面图。图8到13是根据本揭露的一些实施例的半导体晶片封装在其各种制造操作中的横截面图。图14到19是根据本揭露的一些实施例的半导体晶片封装在其各种制造操作中的横截面图。图20是展示根据本揭露的一些实施例的各种操作阶段中的半导体晶片封装的制造的流程图。图21是展示根据本揭露的一些实施例的各种操作阶段中的半导体晶片封装的制造的流程图。各种图式中的相同元件符号指示相同元件。具体实施方式下文将详细讨论本揭露的实施例的制造和使用。然而，应了解，实施例提供可体现于各种特定情境中的众多适用专利技术概念。所讨论的特定实施例仅绘示制造和使用实施例的特定方式，且不限制本揭露实施例的范围。在全部各种视图和绘示实施例中，相同元件符号用于标示相同元件。现将详细参考附图中所绘示的示范性实施例。图式和描述中的相同元件符号尽可能用于指相同或相似部件。在图式中，为了清楚和方便，可放大形状和厚度。特定而言，此描述将针对形成根据本揭露实施例的设备的部分或与所述设备更直接合作的元件。应了解，未明确展示或描述的元件可采用各种形式。本说明书中的参考“一实施例”意谓：结合实施例所描述的特定特征、结构或特性包含于至少一实施例中。因此，出现于本说明书的各种位置中的短语“在一实施例中”未必全部是指相同实施例。此外，可在一或多个实施例中依任何适合方式组合特定特征、结构或特性。应了解，以下图式未按比例绘制；确切而言，这些图仅供绘示。本揭露描述相对于特定情境的实施例，即，一种用于执行裸片到晶片级封装的方法和设备。然而，其它实施例可用于例如晶片级封装、裸片到裸片封装、晶片到晶片封装等等的其它情境中。常规地，晶片级全模塑涉及：使模塑料不仅形成于晶片的裸片侧或第一侧上，且还形成于晶片的第二侧(与第一侧对置)的周边上。晶片的第二侧处的模塑覆盖范围通常称为模塑残余物且需要后续操作通过从第二侧修整支承模塑残余物的晶片的部分来去除此模塑残余物。为控制处理晶片的伴随总厚度变动(TTV)，通常进行修整操作以从第二侧完全去除模塑残余物(其可具有约15微米到约20微米的厚度)且进一步去除晶片的模塑残余物支承部分达约15微米。TTV控制不利的其它结果会引起后续操作中形成的贯穿硅通路在晶片的第二侧处展示不完全暴露，借此损害互连结构的可靠性。在晶片的周边处所进行的修整操作之后，非常位置处的晶片的机械强度严重劣化，尤其当因载体去除而在周边处部分去除模塑料时。因此，后续晶片处置(例如晶片修整、模塑研磨、晶片接合等等)通常引起周边处的晶片破裂，这是因为周边通常保留约100微米厚晶片的薄层且不受模塑料的任何机械支撑。因此，不期望继续使用覆盖晶片的第二侧处的周边的晶片级全模塑。本揭露实施例提供一种用于制造半导体晶片封装的方法，其涉及仅覆盖晶片的第一侧的一部分模塑，而非全模塑。在一些实施例中，晶片的第一侧上的部分模塑从晶片的侧壁缩进预定距离，借此产生未由模塑料覆盖的第一侧处的周边。本揭露实施例还提供一种结构，其利用部分模塑来达成晶片的第一侧处的核壳模塑结构。在一些实施例中，将相对于特定情境中的实施例(即，衬底上倒装晶片上倒装芯片(CoWoS)装置)来描述本揭露实施例。然而，本揭露实施例还可应用于其它集成电路、电子结构等等。还可包含其它构件和程序。例如，可包含测试结构来促进3D封装或3DIC装置的验证测试。测试结构可包含(例如)形成于重布层中或衬底上的测试垫，其允许测试3D封装或3DIC、使用探针和/或探针卡等等。可对中间结构和最终结构执行验证测试。另外，本文中所揭露的结构和方法可与并入已知良好裸片的中间验证的测试方法一起使用以提高良率且降低成本。参考图1，图1是根据本揭露的一些实施例的半导体晶片封装10的横截面图。半导体晶片100具有第一侧100A或裸片101支承侧和与第一侧100A对置的第二侧100B。模塑料103安置于第一侧100A上方且囊封裸片101。在一些实施例中，模塑料103由下文将讨论的第一类型的塑料材料组成。密封结构120还安置于半导体晶片100的第一侧100A上方，但仅安置于晶片100的周边100C处。在一些实施例中，密封结构120由下文将讨论的第二类型的塑料材料组成。应认知，实施例CoWoS装置的实际应用还可包含为便于绘示而未本文档来自技高网...

【技术保护点】
1.一种用于制造半导体晶片封装的方法，其包括：提供在晶片的第一侧上具有裸片的半导体封装；通过将模塑料安置于所述晶片的所述第一侧上来部分模塑所述裸片，在完成所述部分模塑时，所述第一侧的周边无模塑料；和从所述晶片的所述第一侧将所述半导体封装与载体接合。

【技术特征摘要】
2017.09.29 US 62/566,098;2018.02.21 US 15/901,3331.一种用于制造半导体晶片...

【专利技术属性】
技术研发人员：张富程，黄震麟，陈文明，陈师彦，蔡睿义，忻斌一，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾,71