功率MOS器件制造技术

本公开涉及功率MOS器件，其中功率MOS晶体管具有耦合至电源节点的漏极端子、耦合至驱动节点的栅极端子以及耦合至负载节点的源极端子。检测MOS晶体管具有耦合至检测节点的漏极端子、耦合至驱动节点的栅极端子以及耦合至负载节点的源极端子。检测电阻器具有耦合至电源节点的第一端子以及耦合至检测节点的第二端子。

【技术实现步骤摘要】
功率MOS器件
本公开涉及具有集成电流传感器的功率MOS器件。
技术介绍
如已知的，在功率电子应用中，功率MOS器件被用于向负载提供电流，并且通常期望已知被提供的电流。因此，现有的功率器件通常具有集成到功率器件中的电流检测结构。许多这样的器件基于用于功率器件的相同MOS技术。集成用于检测电流的传感器的已知功率器件的电气图的示例在图1中示出。这里，功率MOS器件1包括功率MOS晶体管2，其栅极端子耦合至驱动节点6，漏极端子耦合至电源节点7，并且源极端子耦合至负载元件5的第一端子，负载元件5的第二端子耦合至参考电位线(地)9。此外，功率MOS器件1还包括检测MOS晶体管3，其栅极端子耦合至驱动节点6，漏极端子耦合至电源节点7，并且源极端子耦合至检测节点8。检测电阻器4布置在检测节点8和参考电位线9之间。备选地，检测电阻器可以布置在MOS晶体管2、3的源极端子之间。这里，在使用中，电源节点7接收电源电压VS。驱动节点6接收驱动信号DS。驱动信号DS控制功率MOS晶体管2和检测MOS晶体管3，经由相应的栅极端子导通晶体管。通过测量检测节点8上的电压来监控流过电阻器4的电流。确实，根据以下等式，流过检测电阻器4的电流和流过负载元件5的电流相互成比例：其中P2是功率MOS晶体管2的沟道的周长，P3是检测MOS晶体管3的沟道的周长，Ir是流过检测电阻器4的电流，以及IL是流过负载元件5且由功率MOS晶体管2提供的电流。通过图1的技术方案，通过适当地确定MOS晶体管2和3的尺寸，可以使得流过检测电阻器4的电流Ir显著小于流过负载元件5的电流IL(例如，小1000倍)。由于存在由检测电阻器4上的压降所引起的功率MOS晶体管2和检测MOS晶体管3之间的电失配，所以图1所示的结构是不利的。确实，检测电阻器4上的压降降低了检测MOS晶体管3的栅极-源极电压(VGS)。从而，检测MOS晶体管3不经受与功率MOS晶体管2相同的操作条件。这种电失配在提供给负载元件5的电流的测量中引入系统误差。此外，误差根据功率MOS晶体管2的电操作区域而改变。具体地，误差在饱和区域中最小。从而，误差在线性区域中且对于接近阈值的电压VGS最大。另一方面，对误差的补偿的调整会对器件的成本和/或尺寸具有不期望的影响。
技术实现思路
本公开的目的在于提供一种解决现有技术中的缺陷的、具有集成电流传感器的功率MOS器件。本公开提供了一种功率MOS器件，包括：功率MOS晶体管，具有第一导电端子、栅极端子和第二导电端子，功率MOS晶体管的第一导电端子电耦合至参考电位节点，功率MOS晶体管的栅极端子电耦合至驱动节点，并且功率MOS晶体管的第二导电端子电耦合至负载节点；检测MOS晶体管，具有第一导电端子、栅极端子和第二导电端子，检测MOS晶体管的第一导电端子电耦合至检测节点，检测MOS晶体管的栅极端子电耦合至驱动节点，并且检测MOS晶体管的第二导电端子电耦合至负载节点；检测电阻器，具有第一端子和第二端子，第一端子电耦合至参考电位节点；以及开关，电耦合至检测电阻器的第二端子，并且被配置为将检测电阻器选择性地电耦合至检测节点。在某些实施例中，开关包括电耦合至控制节点的控制端子，控制节点不同于驱动节点并且独立于驱动节点。在某些实施例中，开关包括具有第一导电端子、控制端子和第二导电端子的连接MOS晶体管，连接MOS晶体管的第一导电端子电耦合至检测节点，连接MOS晶体管的控制端子被配置为接收驱动信号，并且连接MOS晶体管的第二导电端子形成检测端子。在某些实施例中，连接MOS晶体管的控制端子电耦合至驱动节点。在某些实施例中，包括：半导体本体，具有第一导电类型、第一表面和第二表面；第一绝缘栅极区域、第二绝缘栅极区域、第三绝缘栅极区域、第四绝缘栅极区域和第五绝缘栅极区域，自第一表面布置在半导体本体内；第一沟道区域，具有第二导电类型，布置在彼此相邻的第一绝缘栅极区域和第二绝缘栅极区域之间；第二沟道区域，具有第二导电类型，布置在彼此相邻的第三绝缘栅极区域和第四绝缘栅极区域之间的本体内；第一源极区域，具有第一导电类型，并且布置在第一沟道区域和半导体本体的第一表面之间，功率MOS晶体管包括第一源极区域、第一沟道区域、第一绝缘栅极区域和第二绝缘栅极区域；第二源极区域，具有第一导电类型，并且布置在第二沟道区域和半导体本体的第一表面之间，检测MOS晶体管包括第二源极区域、第二沟道区域、第三绝缘栅极区域和第四绝缘栅极区域；半导体本体的一部分，布置在半导体本体的第一表面下方，位于多个绝缘栅极区域的第三绝缘栅极区域和第五绝缘栅极区域之间，形成耦合部分；第一接触区域，从第一表面延伸到耦合部分中，并且形成检测节点；以及半导体本体的电阻检测部分，布置在耦合部分下方并且形成检测电阻器。在某些实施例中，还包括富集区域，富集区域具有第一导电类型以及大于本体的掺杂等级，富集区域布置在耦合部分和半导体本体的第一表面之间。在某些实施例中，还包括具有第二导电类型的连接沟道区域，连接沟道区域布置在富集区域下方的半导体本体内，连接MOS晶体管包括连接沟道区域、富集区域、耦合部分、第三绝缘栅极区域和第五绝缘栅极区域。在某些实施例中，还包括：漂移区域，具有第一导电类型且掺杂等级大于本体，漂移区域布置在第一表面和第二表面之间，包含第一绝缘栅极区域和第二绝缘栅极区域，并且部分地通过第一绝缘栅极区域来横向地界定，漂移区域的布置在第二栅极区域和第五栅极区域之间的部分形成无源部分。在某些实施例中，还包括：第二接触区域和第三接触区域，从第一表面延伸到本体中，第二接触区域穿过第一源极区域和第一沟道区域，第三接触区域穿过第二源极区域和第二沟道区域，第二接触区域和第三接触区域与在第一表面上方延伸的源极金属化区域电接触，第一接触区域与检测金属化区域电接触；源极金属化区域和检测金属化区域形成在同一金属化层级上。此外，还提供了一种功率MOS器件，包括：半导体本体，具有第一导电类型、第一表面和第二表面；第一绝缘栅极区域、第二绝缘栅极区域、第三绝缘栅极区域、第四绝缘栅极区域和第五绝缘栅极区域，自第一表面布置在半导体本体内；第一沟道区域，具有第二导电类型，布置在彼此相邻的第一绝缘栅极区域和第二绝缘栅极区域之间；第二沟道区域，具有第二导电类型，布置在彼此相邻的第三绝缘栅极区域和第四绝缘栅极区域之间的本体内；第一源极区域，具有第一导电类型，并且布置在第一沟道区域和半导体本体的第一表面之间，第一源极区域、第一沟道区域、第一绝缘栅极区域和第二绝缘栅极区域是功率MOS晶体管的部分；第二源极区域，具有第一导电类型，并且布置在第二沟道区域和半导体本体的第一表面之间，第二源极区域、第二沟道区域、第三绝缘栅极区域和第四绝缘栅极区域是检测MOS晶体管的部分；半导体本体的一部分，布置在半导体本体的第一表面下方，位于多个绝缘栅极区域的第三绝缘栅极区域和第五绝缘栅极区域之间，形成耦合部分；第一接触区域，从第一表面延伸到耦合部分中，并且形成检测节点；以及半导体本体的电阻检测部分，布置在耦合部分下方并且形成检测电阻器。在某些实施例中，还包括：漂移区域，具有第一导电类型且掺杂等级大于本体，漂移区域布置在第一表面和第二表面之间，包含第一绝缘栅极区域和第二绝缘栅极区域，并且部分地本文档来自技高网...

【技术保护点】
1.一种功率MOS器件，其特征在于，包括：功率MOS晶体管，具有第一导电端子、栅极端子和第二导电端子，所述功率MOS晶体管的第一导电端子电耦合至参考电位节点，所述功率MOS晶体管的栅极端子电耦合至驱动节点，并且所述功率MOS晶体管的第二导电端子电耦合至负载节点；检测MOS晶体管，具有第一导电端子、栅极端子和第二导电端子，所述检测MOS晶体管的第一导电端子电耦合至检测节点，所述检测MOS晶体管的栅极端子电耦合至所述驱动节点，并且所述检测MOS晶体管的第二导电端子电耦合至所述负载节点；检测电阻器，具有第一端子和第二端子，所述第一端子电耦合至所述参考电位节点；以及开关，电耦合至所述检测电阻器的第二端子，并且被配置为将所述检测电阻器选择性地电耦合至所述检测节点。

【技术特征摘要】
2017.04.28 IT 1020170000466141.一种功率MOS器件，其特征在于，包括：功率MOS晶体管，具有第一导电端子、栅极端子和第二导电端子，所述功率MOS晶体管的第一导电端子电耦合至参考电位节点，所述功率MOS晶体管的栅极端子电耦合至驱动节点，并且所述功率MOS晶体管的第二导电端子电耦合至负载节点；检测MOS晶体管，具有第一导电端子、栅极端子和第二导电端子，所述检测MOS晶体管的第一导电端子电耦合至检测节点，所述检测MOS晶体管的栅极端子电耦合至所述驱动节点，并且所述检测MOS晶体管的第二导电端子电耦合至所述负载节点；检测电阻器，具有第一端子和第二端子，所述第一端子电耦合至所述参考电位节点；以及开关，电耦合至所述检测电阻器的第二端子，并且被配置为将所述检测电阻器选择性地电耦合至所述检测节点。2.根据权利要求1所述的器件，其特征在于，所述开关包括电耦合至控制节点的控制端子，所述控制节点不同于所述驱动节点并且独立于所述驱动节点。3.根据权利要求1所述的器件，其特征在于，所述开关包括具有第一导电端子、控制端子和第二导电端子的连接MOS晶体管，所述连接MOS晶体管的第一导电端子电耦合至所述检测节点，所述连接MOS晶体管的控制端子被配置为接收驱动信号，并且所述连接MOS晶体管的第二导电端子形成检测端子。4.根据权利要求3所述的器件，其特征在于，所述连接MOS晶体管的控制端子电耦合至所述驱动节点。5.根据权利要求1所述的器件，其特征在于，包括：半导体本体，具有第一导电类型、第一表面和第二表面；第一绝缘栅极区域、第二绝缘栅极区域、第三绝缘栅极区域、第四绝缘栅极区域和第五绝缘栅极区域，自所述第一表面布置在所述半导体本体内；第一沟道区域，具有第二导电类型，布置在彼此相邻的所述第一绝缘栅极区域和所述第二绝缘栅极区域之间；第二沟道区域，具有所述第二导电类型，布置在彼此相邻的所述第三绝缘栅极区域和所述第四绝缘栅极区域之间的所述本体内；第一源极区域，具有所述第一导电类型，并且布置在所述第一沟道区域和所述半导体本体的第一表面之间，所述功率MOS晶体管包括所述第一源极区域、所述第一沟道区域、所述第一绝缘栅极区域和所述第二绝缘栅极区域；第二源极区域，具有所述第一导电类型，并且布置在所述第二沟道区域和所述半导体本体的第一表面之间，所述检测MOS晶体管包括所述第二源极区域、所述第二沟道区域、所述第三绝缘栅极区域和所述第四绝缘栅极区域；所述半导体本体的一部分，布置在所述半导体本体的第一表面下方，位于多个绝缘栅极区域的所述第三绝缘栅极区域和所述第五绝缘栅极区域之间，形成耦合部分；第一接触区域，从所述第一表面延伸到所述耦合部分中，并且形成所述检测节点；以及所述半导体本体的电阻检测部分，布置在所述耦合部分下方并且形成所述检测电阻器。6.根据权利要求5所述的器件，其特征在于，还包括富集区域，所述富集区域具有所述第一导电类型以及大于所述本体的掺杂等级，所述富集区域布置在所述耦合部分和所述半导体本体的第一表面之间。7.根据权利要求6所述的器件，其特征在于，还包括具有所述第二导电类型的连接沟道区域，所述连接沟道区域布置在所述富集区域下方的所述半导体本体内，所述开关包括连接MOS晶体管，所述连接MOS晶体管包括所述连接沟道区域、所述富集区域、所述耦合部分、所述第三绝缘栅极区域和所述第五绝缘栅极区域。8.根据权利要求5所述的器件，其特征在于，还包括：漂移区域，具有所述第一导电类型且掺杂等级大于所述本体，所述漂移区域布置在所述第一表面和所述第二表面之间，包含所述第一绝缘栅极区域和所述第二绝缘栅极区域，并且部分地通过所述第一绝缘栅极区域来横向地界定，所述漂移区域的布置在所述第二绝缘栅极区域和所述第五绝缘栅极区域之间的部分形成无源部分。9.根据权利要求5所述的器件，其特征在于，还包括：第二接触区域和第三接触区域，从所述第一表面延伸到所述本体中，所述第二接触区域穿过所述第一源极区域和所述第一沟道区...

【专利技术属性】
技术研发人员：D·G·帕蒂，
申请(专利权)人：意法半导体股份有限公司，
类型：新型
国别省市：意大利,IT