保护电路制造技术

技术编号:20823073 阅读:24 留言:0更新日期:2019-04-10 06:46
本发明专利技术提出一保护电路,该保护电路包括一静电放晶体管以及一辅助电路。该静电放晶体管具有一源极、一栅极、以及一漏极。该辅助电路电性连接至该静电放晶体管。当一电源以正接方式电性连接至该保护电路时,该辅助电路以及该静电放晶体管被导通。当该电源以反接方式电性连接至该保护电路时,该辅助电路被导通以关闭该静电放晶体管。该保护晶体管能保护该保护电路与静电放晶体管,以延长该保护电路寿命。

【技术实现步骤摘要】
保护电路
本专利技术关于一保护电路,特别涉及当一负电压施加于一静电放晶体管时,会关闭该静电放晶体管的一保护电路。
技术介绍
现有技术中已有许多实现保护电路的方法。请参照图1,图1是依据现有技术的一保护电路的栅极电阻接地N型场效晶体管(GRNMOS)的结构示意图。该保护电路包括一静电放晶体管M0以及一电阻R0。当一电源供应一正电压VBAT,像是4V,该静电放晶体管M0被关闭,而当一电源供应一负电压VBAT,像是-4V,则该静电放晶体管M0被完全导通以达到保护电路效果。请参照图2,图2是依据现有技术的一保护电路的电阻电容反接地N型场效晶体管(RC-INVNMOS)的结构示意图,该保护电路包括一静电放晶体管M0、一电阻R1、一电容C1、一晶体管MP1,以及一晶体管MN1。当一电源供应一正电压VBAT时,像是4V,该静电放晶体管M0被关闭,而当一电源供应一负电压VBAT时,像是-4V,通过晶体管MP1与晶体管MN1的寄生二极管,该静电放晶体管M0被半开启,以保护电路。然而,该静电放晶体管M0只能被用来保护被施加负电压的电路一次,因此如何延长该保护电路的寿命是相当重要的。
技术实现思路
本专利技术的一目的是提出一种保护电路,且该保护电路能在当一负电压施加于一静电放晶体管时,关闭该静电放晶体管。本专利技术一实施例提出了一保护电路,该保护电路包括一静电放电(electro-staticdischarge,ESD)晶体管、一保护晶体管、一电容、以及一第一电阻。该静电放晶体管具有一源极、一栅极、以及一漏极。该保护晶体管具有一栅极、一源极、以及一漏极,该漏极电性连接至该静电放晶体管的该栅极。该电容具有一第一电极与一第二电极,该第一电极电性连接至该保护晶体管的该栅极,且该第二电极电性连接至该保护晶体管的该源极。该第一电阻具有一第一电极,该第一电极电性连接至该保护晶体管的该漏极。一电源电性连接至该保护电路,且该保护晶体管被设定来维持施加于该静电放晶体管的该栅极上的一电压,以确保当该电源供应一负电压给该保护晶体管时,该静电放晶体管在一关闭状态。本专利技术另一实施例提出了一保护电路,该保护电路包括一静电放晶体管、一保护晶体管、一电容、一第一电阻、以及一第二电阻。该静电放晶体管具有一源极、一栅极、以及一漏极。该保护晶体管具有一栅极、一源极、以及一漏极,该漏极电性连接至该静电放晶体管的该栅极。该电容具有一第一电极与一第二电极,该第一电极电性连接至该保护晶体管的该栅极,且该第二电极电性连接至该保护晶体管的该源极。该第一电阻具有一第一电极,该第一电极电性连接至该保护晶体管的该漏极。该第二电阻具有一第一电极,该第一电极电性连接至该电容。一电源电性连接至该保护电路,且该保护晶体管被设定来维持施加于该静电放晶体管的该栅极上的一电压,以确保当该电源供应一负电压给该保护晶体管时,该静电放晶体管在一关闭状态。本专利技术又一实施例提出了一保护电路。该保护电路包括一静电放晶体管以及一辅助电路。该静电放晶体管具有一源极、一栅极、以及一漏极。该辅助电路电性连接至该静电放晶体管。当一电源以正接方式电性连接至该保护电路时,该辅助电路以及该静电放晶体管被导通。当该电源以反接方式电性连接至该保护电路时,该辅助电路被导通以关闭该静电放晶体管。因此,本专利技术所加入的该保护晶体管还进一步能保护该保护电路与静电放晶体管,以及延长该保护电路寿命。为使能更进一步了解本专利技术的特征及
技术实现思路
,请参阅以下有关本专利技术的详细说明与附图,然而所提供的附图仅用于提供参考与说明,并非用来对本专利技术加以限制。附图说明图1是依据现有技术的一具有一栅极电阻接地N型场效晶体管的保护电路的结构示意图;图2是依据现有技术的一具有一电阻电容反接地N型场效晶体管的保护电路的结构示意图;图3是依据本专利技术一实施例的一保护电路的电路图;以及图4是图3中的该保护电路的剖视图。具体实施方式以上所公开的内容仅为本专利技术的优选可行实施例,并非因此局限本专利技术的权利要求的保护范围,故凡运用本专利技术说明书及附图内容所做的等效技术变化,均包含于本专利技术的权利要求的保护范围内。请参照图3,图3是依据本专利技术一实施例的一保护电路1的电路图。如图3所示,一保护电路1包括一静电放晶体管M0、一保护晶体管M1、一电容C1、一第一电阻R0、以及一第二电阻R1。该静电放晶体管M0具有一源极、一栅极、以及一漏极。该保护晶体管M1具有一栅极、一源极、以及一漏极,该漏极电性连接至该静电放晶体管M0的该栅极。该电容C1具有一第一电极与一第二电极,该第一电极电性连接至该保护晶体管M1的该栅极,且该第二电极电性连接至该保护晶体管M1的该源极。该第一电阻R0具有一第一电极,该第一电极电性连接至该保护晶体管M1的该漏极。该第二电阻R1具有一第一电极,该第一电极电性连接至该电容C1。需要注意的是,在其他实施例中可以移除该电容C1,或是同时移除该电容C1与该第二电阻R1。本实施例中的该保护电路1还可进一步包括一第三电阻Rs,该第三电阻Rs具有一第一电极与一第二电极。该第一电极电性连接至该静电放晶体管M0的该栅极。该第二电极接收一接地电压GND。一电源BAT电性连接至该保护电路1,且该保护晶体管M1被设定当该电源BAT供应一负电压VBAT(像是-4V)至该保护晶体管M1时,维持施加于该静电放晶体管M0的该栅极的一电压Vg,以确保该静电放晶体管M0处在一关闭状态。在这情形下,该静电放晶体管M0应该要在该关闭状态,因为该静电放晶体管M0一般是用于静电保护,且该电源BAT被反接时会造成损害。在本实施例中,当该电源BAT是以正接方式电性连接至该保护电路M1,该静电放晶体管M0与该保护晶体管M1是被关闭,而当该电源BAT以反接方式电性连接至该保护电路M1时,该静电放晶体管M0被关闭而该保护晶体管M1被导通。举例来说,如果VBAT是4V,该保护电路M1被关闭,且该静电放晶体管M0也被关闭。如果VBAT是-4V,该保护晶体管M1被导通,且该静电放晶体管M0被关闭。需要注意的是,该静电放晶体管M0在该静电放晶体管M0被关闭前的一负静电放电应力期间被导通。也就是说,该第二电阻R1连同该电容C1会开启该静电放晶体管M0,以在一段时间内抵销该负静电放电应力。在本实施例中,当VBAT是4V时,该保护电路M1会一开始被导通一小段时间,接着马上被关闭,同时该静电放晶体管M0一开始也被导通一小段时间,也就是该负静电放电应力期间,并接着马上被关闭。当VBAT是-4V时,该保护晶体管M1一开始被关闭一小段时间,接着马上被导通,同时该静电放晶体管M0一开始在该负静电放电应力期间也被导通并接着马上被关闭。请参照图4,图4是图3中的该保护电路的剖视图。如图4所示,该电压与该接地电压分别用VBAT与GND来标记,且可看出一PN二极管D形成在该第三电阻Rs与该静电放晶体管M0之间,基底DNW上也配置了N型区域与P型区域。因此,本专利技术所加入的该保护晶体管还进一步能保护该保护电路与静电放晶体管,以及延长该保护电路寿命。以上所公开的内容仅为本专利技术的优选可行实施例,并非因此局限本专利技术的权利要求的保护范围,故凡运用本专利技术说明书及附图内容所做的等效技术变化,均包含于本专利技术的权利要求的保护范围内。本文档来自技高网
...

【技术保护点】
1.一种保护电路,其特征在于,该保护电路包括:一静电放电晶体管,其具有一源极、一栅极、以及一漏极;一保护晶体管,其具有一栅极、一源极、以及一漏极,该漏极电性连接至该静电放晶体管的该栅极;一电容,其具有一第一电极与一第二电极,该第一电极电性连接至该保护晶体管的该栅极,且该第二电极电性连接至该保护晶体管的该源极;以及一第一电阻,其具有一第一电极,该第一电极电性连接至该保护晶体管的该漏极;其中,一电源电性连接至该保护电路;其中,该保护晶体管被设定来维持施加于该静电放晶体管的该栅极上的一电压,以确保当该电源供应一负电压给该保护晶体管时,该静电放晶体管在一关闭状态。

【技术特征摘要】
2017.10.02 US 15/722,0141.一种保护电路,其特征在于,该保护电路包括:一静电放电晶体管,其具有一源极、一栅极、以及一漏极;一保护晶体管,其具有一栅极、一源极、以及一漏极,该漏极电性连接至该静电放晶体管的该栅极;一电容,其具有一第一电极与一第二电极,该第一电极电性连接至该保护晶体管的该栅极,且该第二电极电性连接至该保护晶体管的该源极;以及一第一电阻,其具有一第一电极,该第一电极电性连接至该保护晶体管的该漏极;其中,一电源电性连接至该保护电路;其中,该保护晶体管被设定来维持施加于该静电放晶体管的该栅极上的一电压,以确保当该电源供应一负电压给该保护晶体管时,该静电放晶体管在一关闭状态。2.如权利要求1所述的保护电路,其特征在于,当该电源以正接方式电性连接至该保护电路时,该静电放晶体管以及该保护晶体管被关闭。3.如权利要求1所述的保护电路,其特征在于,当该电源以反接方式电性连接至该保护电路时,该静电放晶体管被关闭,而该保护晶体管被导通。4.如权利要求1所述的保护电路,其特征在于,该保护电路还进一步包括:一第二电阻,其具有一第一电极与一第二电极,该第一电极电性连接至该电容,且该第二电极接收一接地电压。5.如权利要求3所述的保护电路,其特征在于,该静电放晶体管在被关闭的前的一负静电放电应力期间被导通。6.如权利要求1所述的保护电路,其特征在于,该保护电路还进一步包括:一第三电阻,其具有一第一电极与一第二电极,该第一电极电性连接至该静电放晶体管的该栅极,且一第二电极接收一接地电压。7.一种保护电路,其特征在于,该保护电路包括:一静电放晶体管,其具有一源极、一栅极、以及一漏极;一保护晶体管,其具有一栅极、一源极、以及一漏极,该漏极电性连接至该静电放晶体管的该栅极;一电容,其具有一第一电极与一第二电极,该第一电极电性连接至该保护晶体管的该栅极,且该第二电极电性连接至该保护晶体管的该源极;一第一电阻,其具有一第一电极,该第一电极电性连接至该保护晶体管的该漏极;以及一第二电阻,其具有一第...

【专利技术属性】
技术研发人员:庄家硕江奎儒
申请(专利权)人:原相科技股份有限公司
类型:发明
国别省市:中国台湾,71

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1