电压调节器、电子系统及相关方法技术方案

本发明专利技术提供了一种电压调节器，包括运算放大器、信号缓冲器和输出晶体管。信号缓冲器具有第一端、第二端和第三端，该信号缓冲器的第一端耦接到该运算放大器的输出端；以及，输出晶体管具有输入端和输出端，该输出晶体管的输入端耦接到该信号缓冲器的第二端，该输出晶体管的输出端耦接到该信号缓冲器的第三端。相应地，本发明专利技术还提供了一种电子系统及调节输出电压的方法。采用本发明专利技术，可以提高输出电压的稳定性。

【技术实现步骤摘要】
电压调节器、电子系统及相关方法相关申请的交叉引用本申请根据35U.S.C.§119(e)要求如下申请的优先权：2017年12月11日递交的申请号为62/596,979，标题为「N-TYPELOW-DROPOUTREGULATORWITHPOWER-RECYCLEANDINHERENT-VOLTAGE-CLAMPINGTECHNIQUEFORSHORT-PERIODLOADTRANSIENT」的美国临时案，以及，2017年9月14日递交的申请号为62/558,375，标题为「N-TYPELOW-DROPOUTREGULATORWITHPOWER-RECYCLEANDINHERENT-VOLTAGE-CLAMPINGTECHNIQUEFORSHORT-PERIODLOADTRANSIENT」的美国临时案，在此合并参考上述申请案的全部内容。
本专利技术通常涉及一种电压参考电路，以及更特别地，涉及一种能够提高输出电压稳定性的电压调节器。
技术介绍
电压调节器是被设计成用于提供与负载电流、温度以及交流(alternatecurrent，AC)线电压变化无关的稳定直流(directcurrent，DC)电压的电子电路。电压调节器利用简单的前馈设计或者包括负反馈。然而，现有电压调节器的输出电压稳定性较差。
技术实现思路
有鉴于此，本专利技术的目的之一在于提供一种能够提高输出电压稳定性的电压调节器、电子系统及用于调节输出电压的方法。第一方面，本专利技术提供了一种电压调节器，包括运算放大器、信号缓冲器和输出晶体管，信号缓冲器具有第一端、第二端和第三端，该信号缓冲器的第一端耦接到该运算放大器的输出端；以及，输出晶体管具有输入端和输出端，该输出晶体管的输入端耦接到该信号缓冲器的第二端，以及该输出晶体管的输出端耦接到该信号缓冲器的第三端。第二方面，本专利技术提供了一种电子系统，包括如上所述的电压调节器和负载。第三方面，本专利技术提供了一种用于调节输出电压的方法，该输出电压被提供给负载，其中，该方法包括：当该负载从电压调节器汲取的电流大于第一阈值时，利用该电压调节器提供该输出电压给该负载，其中，该电压调节器包括信号缓冲器和输出晶体管；以及，当该负载从该电压调节器汲取的电流小于第二阈值时，通过利用该信号缓冲器将该输出晶体管的控制端上的电压箝位至该输出电压的方式来调节该输出电压，其中，该第二阈值低于该第一阈值。本领域技术人员在阅读附图所示优选实施例的下述详细描述之后，可以毫无疑义地理解本专利技术的这些目的及其它目的。详细的描述将参考附图在下面的实施例中给出。附图说明通过阅读后续的详细描述以及参考附图所给的示例，可以更全面地理解本专利技术。图1A是示出电压调节器的电路图。图1B是示出图1A的电压调节器的电流-电压特性的示意图。图1C是示出图1A的电压调节器的输出电流如何响应存储单元操作的顺序而变化的曲线图。图1D是说明当存储单元在空闲模式和存取模式之间切换时图1A的电压调节器的输出电压如何变化的曲线图。图2是根据本专利技术的一些非限制实施例示出的具有耦接于电压调节器的输出的信号缓冲器的电压调节器的电路图。图3是根据一些非限制实施例示出的当存储单元在空闲模式和存取模式之间切换时图2的电压调节器的输出电压如何变化的示例的曲线图。图4是根据一些非限制实施例示出的图2的电压调节器200的代表性实现。图5A是说明图1A的电压调节器的频率响应的曲线图。图5B是根据一些非限制实施例示出的本文所描述类型的电压调节器的频率响应的曲线图。在下面的详细描述中，为了说明的目的，阐述了许多具体细节，以便本领域技术人员能够更透彻地理解本专利技术实施例。然而，显而易见的是，可以在没有这些具体细节的情况下实施一个或多个实施例，不同的实施例可根据需求相结合，而并不应当仅限于附图所列举的实施例。具体实施方式以下描述为本专利技术实施的较佳实施例，其仅用来例举阐释本专利技术的技术特征，而并非用来限制本专利技术的范畴。在通篇说明书及权利要求书当中使用了某些词汇来指称特定的元件，所属领域技术人员应当理解，制造商可能会使用不同的名称来称呼同样的元件。因此，本说明书及权利要求书并不以名称的差异作为区别元件的方式，而是以元件在功能上的差异作为区别的基准。本专利技术中使用的术语“元件”、“系统”和“装置”可以是与计算机相关的实体，其中，该计算机可以是硬件、软件、或硬件和软件的结合。在以下描述和权利要求书当中所提及的术语“包含”和“包括”为开放式用语，故应解释成“包含，但不限定于…”的意思。此外，术语“耦接”意指间接或直接的电气连接。因此，若文中描述一个装置耦接于另一装置，则代表该装置可直接电气连接于该另一装置，或者透过其它装置或连接手段间接地电气连接至该另一装置。其中，除非另有指示，各附图的不同附图中对应的数字和符号通常涉及相应的部分。所绘制的附图清楚地说明了实施例的相关部分且并不一定是按比例绘制。文中所用术语“基本”或“大致”是指在可接受的范围内，本领域技术人员能够解决所要解决的技术问题，基本达到所要达到的技术效果。举例而言，“大致等于”是指在不影响结果正确性时，技术人员能够接受的与“完全等于”有一定误差的方式。电压调节器是电子装置，其被配置为向负载提供恒定的期望电压，而应当与负载汲取的电流无关。然而，一些负载会在某些时候汲取大电流，而在其它时候汲取相对较小的电流(例如，不汲取电流，或仅汲取非常小的电流)。负载汲取电流的这种变化性会导致电压调节器提供给负载的输出电压上的过冲(overshoot)。应当说明的是，实际应用中还可能存在其它情形导致输出电压上的过冲现象，(例如，负载从重载(heavyload)模式转到轻载(lightload)模式的情形，再例如，由提供输出电压的输出端上的并联路径导致的过冲情形等等)具体地，本专利技术实施例不做任何限制，但为便于理解与说明，以下实施例以负载汲取大电流切换为相对较小的电流(例如，不汲取电流或仅汲取非常小的电流)的这种情形为例进行示例说明，但本专利技术并不限于此，也就是说，只要是输出电压存在过冲现象的情形均可以采用本专利技术实施例提供的电压调节器来提高输出电压的稳定性，进而提升电子系统的性能。在某些情况下，这些过冲可能非常严重，从而对负载的操作产生负面影响。其中一种如此类型的负载是存储单元(memoryunit)，例如动态随机存取存储器(dynamicrandomaccessmemory，DRAM)、嵌入式多媒体控制器(embeddedMulti-MediaController、eMMC)存储器和通用闪存(universalflashstorage，UFS)存储器，其在存取模式(accessmode)和空闲模式(idlemode)之间切换。在存取模式中，存储单元汲取大量电流以使能读取/写入操作。然而，在空闲模式下，没有执行读取或写入操作，因此实际上没有汲取电流。在一些实施例中，本专利技术提供了一种电压调节器，其被配置为：当负载从第一模式(例如，汲取大电流的模式，更特别地，若负载为存储单元，则第一模式可以体现为存取模式)切换到第二模式(例如，汲取相对较小的电流的另一模式，如几乎(virtually)不汲取电流的模式，更特别地，若负载为存储单元，则第二模式可以体现为空闲模式)时，或者更一般地，当负载汲取的本文档来自技高网...

【技术保护点】
1.一种电压调节器，包括：运算放大器；信号缓冲器，具有第一端、第二端和第三端，该信号缓冲器的第一端耦接到该运算放大器的输出端；以及，输出晶体管，具有输入端和输出端，该输出晶体管的输入端耦接到该信号缓冲器的第二端，以及该输出晶体管的输出端耦接到该信号缓冲器的第三端。

【技术特征摘要】
2017.09.14 US 62/558,375;2017.12.11 US 62/596,979;1.一种电压调节器，包括：运算放大器；信号缓冲器，具有第一端、第二端和第三端，该信号缓冲器的第一端耦接到该运算放大器的输出端；以及，输出晶体管，具有输入端和输出端，该输出晶体管的输入端耦接到该信号缓冲器的第二端，以及该输出晶体管的输出端耦接到该信号缓冲器的第三端。2.根据权利要求1所述的电压调节器，其特征在于，该运算放大器通过电阻性元件耦接到该输出晶体管的输出端。3.根据权利要求1所述的电压调节器，其特征在于，该信号缓冲器包括第一晶体管和第二晶体管，该第一晶体管的控制端耦接到该运算放大器的输出端，该第一晶体管的第一端和该第二晶体管的控制端耦接到该输出晶体管的输入端，该第二晶体管的第一端通过该第一晶体管耦接于供给电压，以及，该第二晶体管的第二端耦接到该输出晶体管的输出端。4.根据权利要求1所述的电压调节器，其特征在于，该信号缓冲器被配置为：响应该输出晶体管的输出端上的电压过冲，将该输出晶体管的输入端上的电压设置为...

【专利技术属性】
技术研发人员：陈暐中，黄梓期，徐国钧，
申请(专利权)人：联发科技股份有限公司，
类型：发明
国别省市：中国台湾,71