A circuit for DAC (Fig. 1, Fig. 2, Fig. 3, Fig. 4) includes a first DAC (DAC) 105/205/305, a second DAC (206/306/406) and an output node (108/208/308/408). The first DAC (105/205/305) provides charges from segments for the first group (125_127) of the highest significant bits for the digital input of the first DAC (105/205/305) and the second group (121_124) of the lowest significant bits for the digital input of multiple first charge sources (121_127). Jitter (202/302) is added to the digital input of the first DAC (105/205/305) and used as the only digital input of the second DAC (206/306/406). The analog output from the second DAC (206/306/406) is subtracted from the analog output of the first DAC (105/205/305) at the output node (108/208/308/408) to offset the jitter (202/302) added to the first DAC (105/205/305).
【技术实现步骤摘要】
数模转换器中的最低有效位动态元件匹配
技术介绍
数字输入将代码表示为数字输入代码。数模转换器(DAC)将数字输入转换为模拟输出。模拟输出作为模拟输出信号输出。对于模拟输出,重复的或周期性的波形可能由于周期性(即,由于是周期性的)而存在问题。当基于DAC中的数字输入生成模拟输出时,DAC元件之间的失配(mismatch)误差也变为周期性的。在频域中,与非周期性信号相比,该周期性误差可以表现为较少数量的离散频谱分量或具有较高功率的谐波,这进而趋向于导致缩小的无杂散动态范围(SFDR)。可以将抖动(dither)添加到数字输入以生成少量随机噪声。例如,在数字输入进入DAC之前,可以将大小类似于或大于误差的抖动添加到数字输入。这具有使元件误差“随机化”并且使它们成为非周期性的效果,导致具有较低振幅水平的较大数量的谐波在更宽的频谱上展开。该技术可能会提高本底噪声,但是会导致更好的无杂散动态范围。可以将抖动添加到数字DAC输入,然后通过DAC输出处的模拟滤波器消除抖动。
技术实现思路
本专利技术涉及但不限于以下实施方案:1.一种用于数模转换的电路,其包括:第一数模转换器(DAC),其从分段为用于该第一DAC的数字输入的最高有效位的第一组和用于该数字输入的最低有效位的第二组的多个第一电荷源提供电荷;多个第一开关器,其各自对应于该多个第一电荷源中的不同第一电荷源并且基于该数字输入从该多个第一电荷源中的该不同第一电荷源可变地提供电荷;第二DAC;及输出节点,其中抖动被添加到该第一DAC的该数字输入并且用作该第二DAC的唯一数字输入,且在该输出节点处从该第一DAC的模拟输出中减去来自该 ...
【技术保护点】
1.一种用于数模转换的电路(图1、图2、图3及图4),其包括:第一数模转换器((DAC)105/205/305),其从分段为用于该第一DAC(105/205/305)的数字输入的最高有效位的第一组(125‑127)和用于该数字输入的最低有效位的第二组(121‑124)的多个第一电荷源(121‑127)提供电荷;多个第一开关器(131‑137),其各自对应于该多个第一电荷源(121‑127)中的不同第一电荷源并且基于该数字输入从该多个第一电荷源(121‑127)中的该不同第一电荷源可变地提供电荷;第二DAC(206/306/406);及输出节点(108/208/308/408),其中抖动(202/302)被添加到该第一DAC(105/205/305)的该数字输入并且用作该第二DAC(206/306/406)的唯一数字输入,且在该输出节点(108/208/308/408)处从该第一DAC(105/205/305)的模拟输出中减去来自该第二DAC(206/306/406)的模拟输出以便抵消被添加到该第一DAC(105/205/305)的该抖动(202/302)。
【技术特征摘要】
2017.09.13 US 15/703,4011.一种用于数模转换的电路(图1、图2、图3及图4),其包括:第一数模转换器((DAC)105/205/305),其从分段为用于该第一DAC(105/205/305)的数字输入的最高有效位的第一组(125-127)和用于该数字输入的最低有效位的第二组(121-124)的多个第一电荷源(121-127)提供电荷;多个第一开关器(131-137),其各自对应于该多个第一电荷源(121-127)中的不同第一电荷源并且基于该数字输入从该多个第一电荷源(121-127)中的该不同第一电荷源可变地提供电荷;第二DAC(206/306/406);及输出节点(108/208/308/408),其中抖动(202/302)被添加到该第一DAC(105/205/305)的该数字输入并且用作该第二DAC(206/306/406)的唯一数字输入,且在该输出节点(108/208/308/408)处从该第一DAC(105/205/305)的模拟输出中减去来自该第二DAC(206/306/406)的模拟输出以便抵消被添加到该第一DAC(105/205/305)的该抖动(202/302)。2.权利要求1的电路,其中对用于该最高有效位的该第一组(125-127)的第一电荷源(121-127)进行相等加权,且对用于该最低有效位的该第二组(121-124)的第一电荷源(121-127)进行二进制加权。3.权利要求2的电路,...
【专利技术属性】
技术研发人员:K·D·波尔顿,R·E·朱厄特,
申请(专利权)人:是德科技股份有限公司,
类型:发明
国别省市:美国,US
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。