使用锁相环和锁频环对压控振荡器进行校准以修整其增益制造技术

本文公开了使用锁相环和锁频环对压控振荡器进行校准以修整其增益。本文中公开了一种校准用于锁相环的压控振荡器(VCO)的方法。该方法包括在激活锁相环之前以及在激活锁频环之前，引起偏置信号生成电路生成具有用于VCO的固定控制电压的控制信号。该方法继续以激活锁频环，并且调节偏置信号生成电路以在锁频环被激活时校准偏置信号生成电路的跨导。然后去激活锁频环，并且激活锁相环。

Voltage-controlled oscillator is calibrated with phase-locked loop and frequency-locked loop to trim its gain

This paper discloses the use of phase-locked loops and frequency-locked loops to calibrate VCO to trim its gain. A method for calibrating a voltage controlled oscillator (VCO) for phase-locked loops is disclosed in this paper. The method includes generating a bias signal generating circuit to generate a control signal with a fixed control voltage for VCO before activating the PLL and before activating the PLL. The method continues to activate the frequency-locked loop and adjusts the bias signal generation circuit to calibrate the transconductance of the bias signal generation circuit when the frequency-locked loop is activated. Then deactivate the PLL and activate the PLL.

【技术实现步骤摘要】
使用锁相环和锁频环对压控振荡器进行校准以修整其增益
本公开涉及锁定环电路领域，并且特别地涉及用于使用涉及锁频环的校准处理来校准与锁相环一起使用的压控振荡器的技术和电路。
技术介绍
诸如锁相环电路等锁定环路电路是无线电、无线和电信技术的基本部件。锁相环(PLL)是生成具有与输入信号的相位有关的相位的输出信号的控制系统。现在参考图1来描述样本PLL。PLL50包括可变频率振荡器58(这里是压控振荡器VCO)、分频器60、相位频率检测器(PFD)52、电荷泵54和环路滤波器56。VCO58生成周期信号Fout，并且分频器60对输出信号Fout的频率进行分频，以产生信号Fdiv。相位频率检测器52将该信号Fdiv的相位与参考周期信号Fref的相位相比较，并且基于该相位比较来生成用于电荷泵54的控制信号UP、DN。当信号Fref的相位超前于信号Fdiv的相位时，控制信号UP被确立为逻辑高电平，而控制信号DN保持在逻辑低电平。相反，当信号Fref的相位滞后于信号Fdiv的相位时，控制信号DN被确立为逻辑高电平，而控制信号UP保持在逻辑低电平。当信号Fref的相位和信号Fdiv的相位匹配时，UP和DN都不会被确立为逻辑高电平。电荷泵54生成用于VCO58的控制信号，该控制信号被传递通过环路滤波器56，环路滤波器56提取控制信号的低频内容。VCO58响应于控制信号而调节输出信号Fout的相位和频率。当UP被确立时电荷泵54增加控制信号的电压，相对于当DN被确立时降低控制信号的电压。本领域技术人员将理解，由于信号Fref的相位不能同时超前和滞后于信号Fdiv的相位，所以相位频率检测器110将不会同时确立UP和DN二者。除了同步信号之外，PLL50可以跟踪输入频率，或者它可以生成作为输入频率的倍数(或分数)的频率。这样的锁相环广泛地用于无线电、电信、计算机和其他电子应用中。它们可以用于向解调信号的电路提供输入，从噪声通信通道恢复信号，生成作为输入频率的倍数(频率合成)的稳定频率，或者在诸如微处理器等数字逻辑电路中分配精确定时的时钟脉冲。由于单个集成电路可以提供完整的锁相环构建块，因此锁相环广泛地用于现代电子设备中，其中输出频率从几赫兹到几千兆赫兹。在一些情况下，可能期望锁相环能够在宽频带上可操作。为了产生这样的宽带锁相环，通常在环路中采用电荷泵电路来生成被发送到振荡器的控制信号。如上所述，在一些情况下，PLL可以生成作为输入频率的分数的频率。然而，这样的PLL的带宽可能较低，并且锁定时间可能是不期望的高。此外，这样的设计中的抖动的减少是困难的。因此，需要进一步开发PLL电路。
技术实现思路
本文中公开了一种电路，其包括可控振荡器和被配置为生成用于可控振荡器的振荡器控制信号的偏置信号生成电路。该电路还包括：第一偏置校准器，其被配置为控制偏置信号生成电路以便校准由偏置信号生成电路产生的振荡器控制信号的电压；以及第二偏置校准器，其被配置为控制偏置信号生成电路以便校准偏置信号生成电路的跨导。锁相环利用可控振荡器，并且锁频环利用可控振荡器。第一开关选择性地将第一偏置校准器耦合到偏置信号生成电路，并且第二开关选择性地将锁相环耦合到偏置信号生成电路。第一偏置校准器被配置为在第一校准步骤中校准振荡器控制信号的电压，并且在第一校准步骤完成时启用锁频环，从而开始第二校准步骤。第二偏置校准器被配置为在第二校准步骤中校准偏置信号生成电路的跨导，并且在第二校准步骤完成时禁用锁频环并且启用锁相环。第二偏置校准器还被配置为在第一和第二校准步骤期间闭合第一开关并且断开第二开关，并且在第二校准步骤完成时断开第一开关并且闭合第二开关。可控振荡器可以是压控振荡器。偏置信号生成电路可以包括第一晶体管，其具有耦合到第一节点的第一导电端子、耦合到第二节点的第二导电端子和由第一偏置校准器偏置的控制端子。偏置信号生成电路还可以包括多个可选择的第二晶体管，每个第二晶体管具有第一导电端子、第二导电端子和在第一开关闭合时要由第一偏置校准器来偏置的控制端子。第二偏置校准器可以被配置为在第二校准步骤中选择性地在第一节点和第二节点之间耦合零个或更多个可选择的第二晶体管。振荡器控制信号可以在第二节点处生成。第一偏置校准器可以包括具有耦合到电源节点的第一导电端子、耦合到第三节点的第二导电端子以及与其第二导电端子和第一开关耦合的控制端子的晶体管。可配置的电流镜可以耦合在参考电流与第三节点之间，其中可配置的电流镜在电流镜布置中包含多个可选择的晶体管。第一偏置校准器可以包括：比较器，其具有与可配置的电流镜的输出和参考电压耦合的输入；以及逻辑块，其接收比较器的输出作为输入，并且被配置为在第一校准步骤中选择性地将适当数目的可选择的晶体管耦合至电流镜布置中。第一偏置校准器可以控制偏置信号生成电路以便校准振荡器控制信号的电压以匹配期望的电压。第二偏置校准器可以通过调节振荡器控制信号的电流以匹配期望的电流来控制偏置信号生成电路的跨导，从而校准偏置信号生成电路的跨导。第二偏置校准器可以通过调节振荡器控制信号的电流来控制偏置信号生成电路的跨导，从而校准偏置信号生成电路的跨导。锁频环可以是数字锁频环。锁相环可以是模拟锁相环。锁相环可以包括具有与第二开关耦合的输出的环路滤波器、具有与环路滤波器的输入耦合的输出的电荷泵、以及具有与电荷泵的输入耦合的输出并且具有接收参考时钟和反馈时钟的输入的相位频率检测器。环路分频器可以具有生成反馈时钟的输出。可控振荡器向环路分频器的输入提供输出，并且从偏置信号生成电路接收输入。第二偏置校准器可以根据在参考频率的窗口中计数的VCO输出频率周期来控制偏置信号生成电路的跨导。本文中还公开了一种校准用于锁相环的压控振荡器(VCO)的方法。该方法可以包括在激活锁相环之前以及在激活锁频环之前，引起偏置信号生成电路生成具有用于VCO的固定控制电压的控制信号。该方法还可以包括激活锁频环，并且调节偏置信号生成电路以在锁频环被激活时校准偏置信号生成电路的跨导，以及去激活锁频环并且激活锁相环。校准偏置信号生成电路的跨导可以包括调节控制信号的电流和/或电压。校准偏置信号生成电路的跨导可以根据在参考频率的窗口中计数的VCO输出频率周期来执行。校准偏置信号生成电路的跨导可以用于遍及工艺、电压和温度使VCO的增益居中。本文中还公开了一种电路，其包括具有振荡器的PLL，振荡器生成具有由控制信号设置的频率的输出振荡信号。偏置电路包括：第一电流源，其具有由偏置电压偏置的控制端子；以及第二电流源，其具有通过响应于振荡信号与参考信号的相位比较而生成的控制电压来偏置的控制端子，第一电流源和第二电流源组合被配置为生成控制信号。第一校准电路被配置为校准偏置电压。第二校准电路被配置为校准第二电流源的跨导。第二校准电路可以通过调节由第二电流源产生的电流来校准偏置信号发生器的跨导。第二校准电路可以通过调节由第二电流源产生的电压来校准偏置信号发生器的跨导。第二校准电路可以根据在参考频率的窗口中计数的输出振荡信号的周期来校准偏置信号发生器的跨导。附图说明图1是利用电荷泵的通用锁相环的示意性框图。图2是根据本公开的锁相环以及用于其振荡器的相关联的配置电路的示意性框图。具体实施方式下面将描述一个或多个实施例。这些描述的实施例本文档来自技高网...

【技术保护点】
1.一种电路，包括：可控振荡器；偏置信号生成电路，被配置为生成用于所述可控振荡器的振荡器控制信号；第一偏置校准器，被配置为控制所述偏置信号生成电路以便校准由所述偏置信号生成电路产生的所述振荡器控制信号的电压；第二偏置校准器，被配置为控制所述偏置信号生成电路以便校准所述偏置信号生成电路的跨导；锁相环，利用所述可控振荡器；锁频环，利用所述可控振荡器；第一开关，选择性地将所述第一偏置校准器耦合到所述偏置信号生成电路；第二开关，选择性地将所述锁相环耦合到所述偏置信号生成电路；其中所述第一偏置校准器被配置为在第一校准步骤中校准所述振荡器控制信号的电压并且在所述第一校准步骤完成时启用所述锁频环，从而开始第二校准步骤；其中所述第二偏置校准器被配置为在所述第二校准步骤中校准所述偏置信号生成电路的跨导并且在所述第二校准步骤完成时禁用所述锁频环并且启用所述锁相环；其中所述第二偏置校准器还被配置为在所述第一校准步骤和所述第二校准步骤期间闭合所述第一开关并且断开所述第二开关，并且在所述第二校准步骤完成时断开所述第一开关并且闭合所述第二开关。

【技术特征摘要】
2017.09.28 US 15/718,7151.一种电路，包括：可控振荡器；偏置信号生成电路，被配置为生成用于所述可控振荡器的振荡器控制信号；第一偏置校准器，被配置为控制所述偏置信号生成电路以便校准由所述偏置信号生成电路产生的所述振荡器控制信号的电压；第二偏置校准器，被配置为控制所述偏置信号生成电路以便校准所述偏置信号生成电路的跨导；锁相环，利用所述可控振荡器；锁频环，利用所述可控振荡器；第一开关，选择性地将所述第一偏置校准器耦合到所述偏置信号生成电路；第二开关，选择性地将所述锁相环耦合到所述偏置信号生成电路；其中所述第一偏置校准器被配置为在第一校准步骤中校准所述振荡器控制信号的电压并且在所述第一校准步骤完成时启用所述锁频环，从而开始第二校准步骤；其中所述第二偏置校准器被配置为在所述第二校准步骤中校准所述偏置信号生成电路的跨导并且在所述第二校准步骤完成时禁用所述锁频环并且启用所述锁相环；其中所述第二偏置校准器还被配置为在所述第一校准步骤和所述第二校准步骤期间闭合所述第一开关并且断开所述第二开关，并且在所述第二校准步骤完成时断开所述第一开关并且闭合所述第二开关。2.根据权利要求1所述的电路，其中所述可控振荡器包括压控振荡器。3.根据权利要求1所述的电路，其中所述偏置信号生成电路包括：第一晶体管，具有耦合到第一节点的第一导电端子、耦合到第二节点的第二导电端子、和由所述第一偏置校准器偏置的控制端子；多个可选择的第二晶体管，每个可选择的第二晶体管具有第一导电端子、第二导电端子、和在所述第一开关闭合时要由所述第一偏置校准器来偏置的控制端子；其中所述第二偏置校准器被配置为在所述第二校准步骤中选择性地在所述第一节点与所述第二节点之间耦合所述可选择的第二晶体管中的零个或更多个可选择的第二晶体管；其中所述振荡器控制信号在所述第二节点处生成。4.根据权利要求1所述的电路，其中所述第一偏置校准器包括：具有耦合到电源节点的第一导电端子、耦合到第三节点的第二导电端子、和与所述第二导电端子和所述第一开关耦合的控制端子的晶体管；耦合在参考电流与所述第三节点之间的可配置的电流镜，其中所述可配置的电流镜包含电流镜布置中的多个可选择的晶体管。5.根据权利要求4所述的控制电路，其中所述第一偏置校准器还包括：比较器，具有与所述可配置的电流镜的输出和参考电压耦合的输入；逻辑块，接收所述比较器的输出作为输入，并且被配置为在所述第一校准步骤中选择性地将适当数目的所述可选择的晶体管耦合至所述电流镜布置中。6.根据权利要求1所述的控制电路，其中所述第一偏置校准器控制所述偏置信号生成电路以便校准所述振荡器控制信号的电压以匹配期望的电压。7.根据权利要求1所述的控制电路，其中所述第二偏置校准器通过调节所述振荡器控制信号的电流以匹配期望的电流来控制所述偏置信号生成电路的跨...

【专利技术属性】
技术研发人员：N·古普塔，A·古普塔，A·库玛，
申请(专利权)人：意法半导体国际有限公司，
类型：发明
国别省市：荷兰,NL