一种半导体晶片制造技术

本发明专利技术提供了一种半导体晶片，在所述半导体晶片中，由于在第二晶体管和第三晶体管以及在第一晶体管和第四晶体管之间设置隔离结构，有效的阻止了晶体管之间寄生的晶闸管的开启，从而提高了芯片的可靠性。进一步地，由于隔离结构沿所述第一方向的长度小于所述第一侧的两个晶体管在排列方向的总宽度，使得所述分隔区中除隔离结构所占区域之外的剩余区域用于制作功率器件，这样可以将各个功率器件的面积可以做得更大，有利于节约半导体晶片的整体面积。

A Semiconductor Wafer

The invention provides a semiconductor wafer, in which the opening of parasitic thyristors between transistors is effectively prevented by setting an isolation structure between the second transistor and the third transistor and between the first transistor and the fourth transistor, thereby improving the reliability of the chip. Further, since the length of the isolation structure along the first direction is less than the total width of the two transistors on the first side in the alignment direction, the remaining area in the separator is used for making power devices, except for the area occupied by the isolation structure, so that the area of each power device can be made larger and the overall area of the semiconductor wafer can be saved.

【技术实现步骤摘要】
一种半导体晶片
本专利技术涉及半导体
，更具体地，涉及一种半导体晶片。
技术介绍
诸如电机等驱动电路通常会包括多个半桥电路，两个半桥电路之间会连接有感性负载，如图1所示，其为电机驱动电路的局部电路图，其中，晶体管M1和晶体管M2分别为第一半桥电路的低压侧晶体管和高压侧晶体管，晶体管M3和晶体管M4分别为第二半桥电路的低压侧晶体管和高压侧晶体管。晶体管M2和晶体管M3导通时，电感电流由晶体管M2通过电感L流过晶体管M3，接着晶体管M2、晶体管M3关断，晶体管M4、晶体管M1导通，电感L通过晶体管M4、晶体管M1续流。高压侧的晶体管M2与低压侧的晶体管M3均位于N型阱区Nwell，二者均包括位于阱区Nwell中的P型体区Pbody、位于Pbody中的源极区N+和体接触区P+、栅介质层、位于栅介质层上的栅极导体Ploy以漏极区N+，高压侧的晶体管M2的漏电极D接输入电压VIN，源电极S与衬底电极相连的节点通过电感L与低压侧晶体管M3的漏电极D相连，低压侧的晶体管M3的衬底电极相连的节点接参考地电压GND。在上述续流过程中，高压侧的晶体管M2和低压侧的晶体管M3之间寄生的PNPN结构处于正向偏置状态，并伴随着PNP(Pbody-Nwell-Psub)的导通，以及伴随着NPN(Nwell-Psub-Nwell)的导通，当寄生PNP的集电极电流(也可表述为空穴载流子)到达低压侧并作为寄生NPN的基极电流且促进低压侧的Nwell向Psub注入电子的时候，当低侧NPN的集电极电流(也可以表述为电子载流子)到达高压侧的Nwell并作为寄生PNP的基极电流的时候，就会导致PNPN晶闸管开启并导致驱动芯片内部电流不受控而坏死。
技术实现思路
有鉴于此，本专利技术提供一种半导体晶片，通过对隔离结构的设置，以在保证隔离性能的同时降低隔离结构的面积，从而可以节约晶片的整体面积。本专利技术提供一种半导体晶片，包括：间隔设置的第一晶体管，第二晶体管，第三晶体管，第四晶体管，每两个晶体管之间均由一分割区进行隔离，共形成4个分割区；隔离结构，包括第一掺杂类型的第一掺杂结构和第二掺杂类型的第二掺杂结构，以吸收所述第一至第四晶体管之间流动的空穴载流子和电子载流子；所述第一掺杂结构位于所述分割区内，以隔离所述第一至第四晶体管中相邻的两个晶体管；至少部分所述第二掺杂结构被所述第一掺杂结构环绕，并且所述第二掺杂结构与所述第一掺杂结构相分离。优选地，设置所述隔离结构的形状和面积，以使所述第一至第四晶体管中的两两之间的最短距离满足隔离要求。优选地，所述隔离结构为隔离环，所述第一掺杂类型为P型，所述第二掺杂类型为N型。优选地，所述分割区呈类十字交叉结构排列。优选地，所述第一掺杂结构包括第一部分，所述第一部分用以将位于类十字交叉结构的第一侧的所述两个晶体管与位于相对的第二侧的剩余两个晶体管进行隔离的第一分支，以及将位于第一侧的所述两个晶体管之间进行隔离第二分支。优选地，所述第一掺杂结构包括第二部分，所述第二部分用以将位于十字交叉结构的第一侧的所述两个晶体管与位于相对的第二侧的剩余两个晶体管进行隔离的第三分支，以及将位于第二侧的所述两个晶体管之间进行隔离第四分支。优选地，所述第二掺杂结构位于所述第一掺杂结构的所述第一部分和所述第二部分之间。优选地，所述第二掺杂结构被所述第一掺杂结构环绕。优选地，沿所述类十字交叉结构的中心，所述第二掺杂结构呈矩形形状，且沿所述第一侧的所述两个晶体管的排列方向为所述矩形的长边，其中，所述排列方向为第一方向，与所述排列方向垂直的方向为第二方向。优选地，沿所述类十字交叉结构的中心，所述第二掺杂结构呈菱形形状。优选地，所述第一掺杂结构的所述第一分支和所述第三分支沿所述第一方向都呈矩形形状，且沿所述第一方向为所述矩形的长边。优选地，所述第一掺杂结构的所述第一分支和所述第三分支的矩形形状的宽边与所述第二掺杂结构的矩形的宽边的总宽度不小于预订宽度。优选地，所述第二掺杂结构的矩形的长边与所述第一掺杂结构的所述第一分支和所述第三分支的矩形的长边长度相等。优选地，所述第二掺杂结构的矩形的长边与所述第一侧的两个晶体管在排列方向上的总宽度相等，且与所述第二侧的两个晶体管在排列方向上的总宽度相等。优选地，所述第二掺杂结构的矩形的长边长度相等且小于所述第一侧的两个晶体管在排列方向的总宽度，同时小于所述第二侧的两个晶体管在排列方向上的总宽度。优选地，所述第一掺杂结构的所述第一分支和所述第三分支以所述类十字交叉结构的中心为中心组合呈菱形环形状，并环绕所述第二掺杂结构的菱形形状。优选地，所述菱形环形状和所述菱形形状的两条对角线重合，并组合成一菱形结构，所述菱形结构的第一对角线与所述类十字交叉结构的横向方向平行，所述菱形结构的第二对角线与所述类十字交叉结构的纵向方向平行，所述类十字交叉结构的纵向方向为所述第一侧的两个晶体管的排列方向，所述类十字交叉结构的横向方向与纵向方向垂直，所述菱形结构的边长不小于预定值。优选地，所述菱形结构的第二对角线的长度小于所述第一侧的两个晶体管在排列方向的总宽度，同时小于所述第二侧的两个晶体管在排列方向的总宽度。优选地，位于第一侧的所述两个晶体管，设置为依次串联连接在低压端和高压端之间的低压侧第一晶体管和高压侧第二晶体管，位于第二侧的所述两个晶体管，设置为依次串联连接在低压端和高压端之间的低压侧第三晶体管和高压侧第四晶体管；所述第一晶体管分别与所述第二晶体管和所述第三晶体管相邻，所述第一掺杂结构用于吸收由所述第二晶体管向所述第三晶体管方向流动的空穴载流子，以及用于吸收由所述第四晶体管向所述第一晶体管方向流动的空穴载流子，所述第二掺杂结构用于吸收由所述第三晶体管向所述第二晶体管方向流动的电子载流子，以及用于吸收由所述第一晶体管向所述第四晶体管方向流动的电子载流子。优选地，所述隔离结构夹在所述第二晶体管和第三晶体管之间，使得所述第二晶体管和第三晶体管之间的最短距离不小于第一预定距离，且所述隔离结构还夹在所述第四晶体管和第一晶体管之间，使得所述第四晶体管和第一晶体管之间的最短距离不小于第二预定距离。优选地，所述第一预定距离与第二预定距离相等。优选地，所述第一晶体管与第二晶体管相连的第一节点通过感性元件耦合到所述第三晶体管与第四晶体管相连的第二节点。优选地，所述半导体晶片还包括一第一掺杂类型的半导体衬底，所述第一晶体管、第二晶体管、第三晶体管和第四晶体管均为横向N型金属氧化物场效应晶体管。优选地，所述半导体衬底包括N型的第一阱区，所述第二晶体管位于所述第一阱区中，位于所述第二晶体管的源极区域中的P型体区、所述第一阱区以及所述半导体衬底构成寄生的第一PNP晶体管，所述第一阱区、半导体衬底以及所述第三晶体管中的第一N型区域构成寄生的第一NPN晶体管，所述第一N型区域与所述半导体衬底相邻，当所述第一PNP晶体管导通时，所述空穴载流子由经所述第一PNP晶体管向所述第三晶体管方向流动，当所述第一NPN晶体管导通时，所述电子载流子由经所述第一NPN晶体管向所述第二晶体管方向流动。优选地，所述半导体衬底包括N型的第二阱区，所述第四晶体管位于所述第二阱区中，位于所述第四晶体管的源极区域中的P型体区、所述第二阱区以及所述半导体衬底构成寄生的第二PNP晶体本文档来自技高网...

【技术保护点】
1.一种半导体晶片，其特征在于，包括：间隔设置的第一晶体管，第二晶体管，第三晶体管，第四晶体管，每两个晶体管之间均由一分割区进行隔离，共形成4个分割区；隔离结构，包括第一掺杂类型的第一掺杂结构和第二掺杂类型的第二掺杂结构，以吸收所述第一至第四晶体管之间流动的空穴载流子和电子载流子；所述第一掺杂结构位于所述分割区内，以隔离所述第一至第四晶体管中相邻的两个晶体管；至少部分所述第二掺杂结构被所述第一掺杂结构环绕，并且所述第二掺杂结构与所述第一掺杂结构相分离。

【技术特征摘要】
2018.08.20 CN 201810945125X1.一种半导体晶片，其特征在于，包括：间隔设置的第一晶体管，第二晶体管，第三晶体管，第四晶体管，每两个晶体管之间均由一分割区进行隔离，共形成4个分割区；隔离结构，包括第一掺杂类型的第一掺杂结构和第二掺杂类型的第二掺杂结构，以吸收所述第一至第四晶体管之间流动的空穴载流子和电子载流子；所述第一掺杂结构位于所述分割区内，以隔离所述第一至第四晶体管中相邻的两个晶体管；至少部分所述第二掺杂结构被所述第一掺杂结构环绕，并且所述第二掺杂结构与所述第一掺杂结构相分离。2.根据权利要求1所述的半导体晶片，其特征在于，设置所述隔离结构的形状和面积，以使所述第一至第四晶体管中的两两之间的最短距离满足隔离要求。3.根据权利要求1所述的半导体晶片，其特征在于，所述隔离结构为隔离环，所述第一掺杂类型为P型，所述第二掺杂类型为N型。4.根据权利要求1所述的半导体晶片，其特征在于，所述分割区呈类十字交叉结构排列。5.根据权利要求4所述的半导体晶片，其特征在于，所述第一掺杂结构包括第一部分，所述第一部分用以将位于类十字交叉结构的第一侧的所述两个晶体管与位于相对的第二侧的剩余两个晶体管进行隔离的第一分支，以及将位于第一侧的所述两个晶体管之间进行隔离第二分支。6.根据权利要求5所述的半导体晶片，其特征在于，所述第一掺杂结构包括第二部分，所述第二部分用以将位于十字交叉结构的第一侧的所述两个晶体管与位于相对的第二侧的剩余两个晶体管进行隔离的第三分支，以及将位于第二侧的所述两个晶体管之间进行隔离第四分支。7.根据权利要求6所述的半导体晶片，其特征在于，所述第二掺杂结构位于所述第一掺杂结构的所述第一部分和所述第二部分之间。8.根据权利要求7所述的半导体晶片，其特征在于，所述第二掺杂结构被所述第一掺杂结构环绕。9.根据权利要求7所述的半导体晶片，其特征在于，沿所述类十字交叉结构的中心，所述第二掺杂结构呈矩形形状，且沿所述第一侧的所述两个晶体管的排列方向为所述矩形的长边，其中，所述排列方向为第一方向，与所述排列方向垂直的方向为第二方向。10.根据权利要求8所述的半导体晶片，其特征在于，沿所述类十字交叉结构的中心，所述第二掺杂结构呈菱形形状。11.根据权利要求9所述的半导体晶片，其特征在于，所述第一掺杂结构的所述第一分支和所述第三分支沿所述第一方向都呈矩形形状，且沿所述第一方向为所述矩形的长边。12.根据权利要求11所述的半导体晶片，其特征在于，所述第一掺杂结构的所述第一分支和所述第三分支的矩形形状的宽边与所述第二掺杂结构的矩形的宽边的总宽度不小于预订宽度。13.根据权利要求11所述的半导体晶片，其特征在于，所述第二掺杂结构的矩形的长边与所述第一掺杂结构的所述第一分支和所述第三分支的矩形的长边长度相等。14.根据权利要求13所述的半导体晶片，其特征在于，所述第二掺杂结构的矩形的长边与所述第一侧的两个晶体管在排列方向上的总宽度相等，且与所述第二侧的两个晶体管在排列方向上的总宽度相等。15.根据权利要求13所述的半导体晶片，其特征在于，所述第二掺杂结构的矩形的长边长度相等且小于所述第一侧的两个晶体管在排列方向的总宽度，同时小于所述第二侧的两个晶体管在排列方向上的总宽度。16.根据权利要求10所述的半导体晶片，其特征在于，所述第一掺杂结构的所述第一分支和所述第三分支以所述类十字交叉结构的中心为中心组合呈菱形环形状，并环绕所述第二掺杂结构的菱形形状。17.根据权利要求16所述的半导体晶片，其特征在于，所述菱形环形状和所述...

【专利技术属性】
技术研发人员：邱建平，杜益成，王猛，
申请(专利权)人：矽力杰半导体技术杭州有限公司，
类型：发明
国别省市：浙江,33