The invention discloses a chip fan-out packaging structure and a packaging method, in which the chip fan-out packaging structure includes: a stacked packaging structure with a first surface and a second surface relative to the first surface; a stacked packaging structure comprises a plurality of packages stacked in sequence, with different packaging materials of the packages; a stepped conductive through hole formed in the stacked layer. In the packaging structure, one end is exposed to the first surface of the laminated packaging structure, which is used to electrically connect multiple packages. The stepped conductive through holes decrease in turn along the direction from the first surface to the second surface. According to the characteristics of packaging materials, the through holes of different layers in the embodiments of the invention adopt appropriate hole-forming processing technology to form a stepped through hole structure so that the electrical signals of chips or components located in different layers of the laminated structure can be drawn, which meets the requirements of various chips or components distributed in different structural layers in practical application.
【技术实现步骤摘要】
一种芯片扇出型封装结构及封装方法
本专利技术涉及半导体封装领域,具体涉及一种芯片扇出型封装结构及封装方法。
技术介绍
现有晶圆扇出产品是将各种不同芯片贴在同一水平层上,可通过RDL重布线工艺来实现各个芯片间的电连接,随着需求的发展,晶圆扇出产品结构也变得更复杂,将各种不同芯片分布在晶圆扇出产品结构的不同层,这样的结构需要采用通孔电连接的方式实现芯片间的互联。单纯的硅通孔电连接方案在芯片的3D堆叠结构中应用的比较广泛,但是晶圆扇出产品中芯片被分布在不同结构层中,形成相互间的通孔电连接就相对复杂,因为3D芯片的堆叠电连接通孔只存在单一的硅基里,而晶圆扇出产品中的电连接通孔存在不同的材料的结构叠层中。不同材料的结构叠层中每层结构材料的通孔的加工工艺不同,所形成的孔型也随之不同;即使采用同种通孔加工工艺,但由于材料的不同,形成的孔型也随之不同,所以在不同材料的叠层结构中采用统一工艺形成通孔很难实现电连接。
技术实现思路
因此,本专利技术提供一种芯片扇出型封装结构及封装方法,克服了现有技术中多种芯片或元器件分布在不同封装材料的封装体的叠层结构中时,需采用统一工艺形成通孔进行难以电连接的不足。第一方面,本专利技术实施例提供一种芯片扇出型封装结构,包括:层叠封装结构,所述层叠封装结构具有第一表面和与所述第一表面相对的第二表面;所述层叠封装结构包括依次层叠的多个封装体,不同所述封装体的封装材料不同;阶梯型导电通孔,形成在所述层叠封装结构中,一端暴露于所述层叠封装结构的第一表面,用于电连接多个封装体;所述阶梯型导电通孔沿成所述第一表面至所述第二表面方向,每层封装体中的通孔的孔径 ...
【技术保护点】
1.一种芯片扇出型封装结构,其特征在于,包括:层叠封装结构,所述层叠封装结构具有第一表面和与所述第一表面相对的第二表面;所述层叠封装结构包括依次层叠的多个封装体,不同所述封装体的封装材料不同;阶梯型导电通孔,形成在所述层叠封装结构中,一端暴露于所述层叠封装结构的第一表面,用于电连接多个封装体;所述阶梯型导电通孔沿成所述第一表面至所述第二表面方向,每层封装体中的通孔的孔径依次减小。
【技术特征摘要】
1.一种芯片扇出型封装结构,其特征在于,包括:层叠封装结构,所述层叠封装结构具有第一表面和与所述第一表面相对的第二表面;所述层叠封装结构包括依次层叠的多个封装体,不同所述封装体的封装材料不同;阶梯型导电通孔,形成在所述层叠封装结构中,一端暴露于所述层叠封装结构的第一表面,用于电连接多个封装体;所述阶梯型导电通孔沿成所述第一表面至所述第二表面方向,每层封装体中的通孔的孔径依次减小。2.根据权利要求1所述的芯片扇出型封装结构,其特征在于,每个所述封装体中包封至少一个芯片,不同所述封装体中的芯片通过阶梯型导电通孔电连接。3.根据权利要求1所述的芯片扇出型封装结构,其特征在于,还包括:粘结层,形成于所述依次层叠的多个封装体的之间。4.根据权利要求3所述的芯片扇出型封装结构,其特征在于,所述阶梯型导电通孔贯穿所述粘结层,所述粘结层内的孔径小于粘结层朝向所述第一表面方向的封装体内的通孔的孔径,所述粘结层内的孔径大于粘结层朝向所述第二表面方向的封装体内的通孔的孔径。5.根据权利要求1所述的芯片扇出型封装结构,其特征在于,还包括:引出层,形成在所述第一表面,用于引出所述封装体内的电信号。6.根据权利要求5所述的芯片扇出型封装...
【专利技术属性】
技术研发人员:张春艳,
申请(专利权)人:华进半导体封装先导技术研发中心有限公司,
类型:发明
国别省市:江苏,32
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。