一种芯片扇出型封装结构及封装方法技术

技术编号:20799482 阅读:26 留言:0更新日期:2019-04-06 13:09
本发明专利技术公开了一种芯片扇出型封装结构及封装方法,其中,芯片扇出型封装结构包括:层叠封装结构,具有第一表面和与所述第一表面相对的第二表面;层叠封装结构包括依次层叠的多个封装体,不同所述封装体的封装材料不同;阶梯型导电通孔,形成在所述层叠封装结构中,一端暴露于层叠封装结构的第一表面,用于电连接多个封装体;阶梯型导电通孔沿成第一表面至所述第二表面方向,每层封装体中的通孔的孔径依次减小。本发明专利技术实施例中不同层的通孔均根据封装材料的特性采用合适的成孔加工工艺,形成阶梯通孔结构使得位于叠层结构中不同层的芯片或元器件都能引出其电信号,满足了实际应用中各种芯片或元器件分布在不同结构层的需求。

A Chip Fan-Out Packaging Structure and Packaging Method

The invention discloses a chip fan-out packaging structure and a packaging method, in which the chip fan-out packaging structure includes: a stacked packaging structure with a first surface and a second surface relative to the first surface; a stacked packaging structure comprises a plurality of packages stacked in sequence, with different packaging materials of the packages; a stepped conductive through hole formed in the stacked layer. In the packaging structure, one end is exposed to the first surface of the laminated packaging structure, which is used to electrically connect multiple packages. The stepped conductive through holes decrease in turn along the direction from the first surface to the second surface. According to the characteristics of packaging materials, the through holes of different layers in the embodiments of the invention adopt appropriate hole-forming processing technology to form a stepped through hole structure so that the electrical signals of chips or components located in different layers of the laminated structure can be drawn, which meets the requirements of various chips or components distributed in different structural layers in practical application.

【技术实现步骤摘要】
一种芯片扇出型封装结构及封装方法
本专利技术涉及半导体封装领域,具体涉及一种芯片扇出型封装结构及封装方法。
技术介绍
现有晶圆扇出产品是将各种不同芯片贴在同一水平层上,可通过RDL重布线工艺来实现各个芯片间的电连接,随着需求的发展,晶圆扇出产品结构也变得更复杂,将各种不同芯片分布在晶圆扇出产品结构的不同层,这样的结构需要采用通孔电连接的方式实现芯片间的互联。单纯的硅通孔电连接方案在芯片的3D堆叠结构中应用的比较广泛,但是晶圆扇出产品中芯片被分布在不同结构层中,形成相互间的通孔电连接就相对复杂,因为3D芯片的堆叠电连接通孔只存在单一的硅基里,而晶圆扇出产品中的电连接通孔存在不同的材料的结构叠层中。不同材料的结构叠层中每层结构材料的通孔的加工工艺不同,所形成的孔型也随之不同;即使采用同种通孔加工工艺,但由于材料的不同,形成的孔型也随之不同,所以在不同材料的叠层结构中采用统一工艺形成通孔很难实现电连接。
技术实现思路
因此,本专利技术提供一种芯片扇出型封装结构及封装方法,克服了现有技术中多种芯片或元器件分布在不同封装材料的封装体的叠层结构中时,需采用统一工艺形成通孔进行难以电连接的不足。第一方面,本专利技术实施例提供一种芯片扇出型封装结构,包括:层叠封装结构,所述层叠封装结构具有第一表面和与所述第一表面相对的第二表面;所述层叠封装结构包括依次层叠的多个封装体,不同所述封装体的封装材料不同;阶梯型导电通孔,形成在所述层叠封装结构中,一端暴露于所述层叠封装结构的第一表面,用于电连接多个封装体;所述阶梯型导电通孔沿成所述第一表面至所述第二表面方向,每层封装体中的通孔的孔径依次减小。在一实施例中,每个所述封装体中包封至少一个芯片,不同所述封装体中的芯片通过阶梯型导电通孔电连接。在一实施例中,所述的芯片扇出型封装结构,还包括:粘结层,形成于所述依次层叠的多个封装体的之间。在一实施例中,所述阶梯型导电通孔贯穿所述粘结层,所述粘结层内的孔径小于粘结层朝向所述第一表面方向的封装体内的通孔的孔径,所述粘结层内的孔径大于粘结层朝向所述第二表面方向的封装体内的通孔的孔径。在一实施例中,所述的芯片扇出型封装结构,还包括:引出层,形成在所述第一表面,用于引出所述封装体内的电信号。在一实施例中,所述引出层包括:布线层,形成在所述第一表面;引出端子,扇出在所述布线层表面。第二方面,本专利技术实施例提供一种芯片封装方法,包括如下步骤:提供一层叠封装结构,所述层叠封装结构具有第一表面和与所述第一表面相对的第二表面;所述层叠封装结构包括依次层叠的多个封装体,不同所述封装体的封装材料不同;沿所述第一表面至所述第二表面方向以每层封装体的封装材料对应的成孔工艺形成阶梯型通孔。在一实施例中,所述沿所述第一表面至所述第二表面方向以每层封装体的封装材料对应的成孔工艺形成阶梯型通孔的步骤,包括:在所述第一表面形成盲孔,沿所述盲孔的中心按照封所述封装体的层叠顺序依次在所述封装体上依次按照对应的成孔工艺成孔。在一实施例中,所述成孔工艺包括:干法刻蚀、湿法刻蚀或激光通孔。在一实施例中,在所述沿所述第一表面至所述第二表面方向以每层封装体的封装材料对应的成孔工艺形成阶梯型通孔的步骤之后,包括:对所述成阶梯型通孔填充形成阶梯型导电通孔,使各封装体形成电连接;在所述第一表面形成引出层,所述引出层与所述成阶梯型导电通孔电连接。本专利技术技术方案,具有如下优点:1、本专利技术实施例提供的芯片扇出型封装结构,在包含多层不同封装材料封装体的层叠封装结构中,利用阶梯型导电通孔沿成层叠封装结构的第一表面至第二表面方向,使得位于不同层不同封装材料的封装体内包封的芯片或元器件形成电连接,且沿第一表面至第二表面方向的封装体中的通孔的孔径依次减小,使得位于叠层结构中不同层的芯片或元器件都能引出其电信号,满足了实际应用中各种芯片或元器件分布在不同结构层的需求。2、本专利技术实施例提供的芯片封装方法,将包含不同封装材料形成的封装体的层叠封装结构,根据封装材料的特性采用合适的成孔加工工艺形成阶梯通孔结构,使得位于不同层不同封装材料的封装体中包封的芯片或元器件都能引出其电信号,不受现有技术中需要一种可满足不同材料加工通孔的方案的限制。附图说明为了更清楚地说明本专利技术具体实施方式或现有技术中的技术方案,下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图是本专利技术的一些实施方式,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。图1为本专利技术实施例提供的芯片扇出型封装结构一个具体示例的组成图;图2为本专利技术实施例提供的芯片扇出型封装结构另一个具体示例的组成图;图3为本专利技术实施例提供的芯片封装方法一个具体示例的流程图;图4为本专利技术实施例提供的芯片封装方法中执行步骤S2形成盲孔的示意图;图5为本专利技术实施例提供的芯片封装方法中执行步骤S2形成阶梯型通孔的示意图;图6为本专利技术实施例提供的芯片封装方法一个具体示例的流程图。具体实施方式下面将结合附图对本专利技术的技术方案进行清楚、完整地描述,显然,所描述的实施例是本专利技术一部分实施例,而不是全部的实施例。基于本专利技术中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本专利技术保护的范围。在本专利技术的描述中,需要说明的是,除非另有明确的规定和限定,术语“安装”、“相连”、“连接”应做广义理解,例如,可以是固定连接,也可以是可拆卸连接,或一体地连接;可以是机械连接,也可以是电连接;可以是直接相连,也可以通过中间媒介间接相连,还可以是两个元件内部的连通,可以是无线连接,也可以是有线连接。对于本领域的普通技术人员而言,可以具体情况理解上述术语在本专利技术中的具体含义。此外,下面所描述的本专利技术不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。实施例1本专利技术实施例提供一种芯片扇出型封装结构,如图1所示,该芯片扇出型封装结构包括:层叠封装结构1,层叠封装结构1具有第一表面11和与第一表面11相对的第二表面12;层叠封装结构1包括依次层叠的多个封装体,不同封装体的封装材料不同;阶梯型导电通孔2,形成在层叠封装结构1中,一端暴露于层叠封装结构1的第一表面11,用于电连接多个封装体;阶梯型导电通孔2沿成第一表面11至第二表面12方向,每层封装体中的通孔的孔径依次减小。在本专利技术实施例中,每层封装体的通孔孔径一致,沿成第一表面11至第二表面12方向,每层封装体的通孔孔径依次减小。图1中包含封装体13和封装体14两个封装体,仅以此进行举例说明,不以此为限,在其他实施例中可以包含多个不同封装材料的封装体。在一实施例中,每个封装体中包封至少一个芯片,不同封装体中的芯片通过阶梯型导电通孔2电连接,如图1所示,封装体13和封装体14中分别包封芯片131和芯片141,仅以此举例,不以此为限,在其他实施例中每层封装体可以包封多个芯片或者包封多个元器件,阶梯型通孔的数量根据各个封装体中包封的芯片或者被动元器件的数量及其功能引脚的数量来确定,且通孔的尺寸大小不大于芯片或者被动元器件功能引脚的尺寸。本专利技术实施例中,如图1所示,封装体13为有机材料封装的被动元器件的封装体,封装体14为硅基晶圆封装的芯片的封装体,因本文档来自技高网...

【技术保护点】
1.一种芯片扇出型封装结构,其特征在于,包括:层叠封装结构,所述层叠封装结构具有第一表面和与所述第一表面相对的第二表面;所述层叠封装结构包括依次层叠的多个封装体,不同所述封装体的封装材料不同;阶梯型导电通孔,形成在所述层叠封装结构中,一端暴露于所述层叠封装结构的第一表面,用于电连接多个封装体;所述阶梯型导电通孔沿成所述第一表面至所述第二表面方向,每层封装体中的通孔的孔径依次减小。

【技术特征摘要】
1.一种芯片扇出型封装结构,其特征在于,包括:层叠封装结构,所述层叠封装结构具有第一表面和与所述第一表面相对的第二表面;所述层叠封装结构包括依次层叠的多个封装体,不同所述封装体的封装材料不同;阶梯型导电通孔,形成在所述层叠封装结构中,一端暴露于所述层叠封装结构的第一表面,用于电连接多个封装体;所述阶梯型导电通孔沿成所述第一表面至所述第二表面方向,每层封装体中的通孔的孔径依次减小。2.根据权利要求1所述的芯片扇出型封装结构,其特征在于,每个所述封装体中包封至少一个芯片,不同所述封装体中的芯片通过阶梯型导电通孔电连接。3.根据权利要求1所述的芯片扇出型封装结构,其特征在于,还包括:粘结层,形成于所述依次层叠的多个封装体的之间。4.根据权利要求3所述的芯片扇出型封装结构,其特征在于,所述阶梯型导电通孔贯穿所述粘结层,所述粘结层内的孔径小于粘结层朝向所述第一表面方向的封装体内的通孔的孔径,所述粘结层内的孔径大于粘结层朝向所述第二表面方向的封装体内的通孔的孔径。5.根据权利要求1所述的芯片扇出型封装结构,其特征在于,还包括:引出层,形成在所述第一表面,用于引出所述封装体内的电信号。6.根据权利要求5所述的芯片扇出型封装...

【专利技术属性】
技术研发人员:张春艳
申请(专利权)人:华进半导体封装先导技术研发中心有限公司
类型:发明
国别省市:江苏,32

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1