数据传输电路以及包括其的半导体设备和半导体系统技术方案

本发明专利技术提供一种数据传输电路以及包括其的半导体设备和半导体系统。数据传输电路包括：数据总线反相编码电路，其被配置为将先前的输出数据与当前的输出数据相比较，反相或不反相当前的输出数据以控制数据转换的数量；以及传输器，其被配置为基于数据总线反相编码电路的输出来驱动信号传输线。

【技术实现步骤摘要】
数据传输电路以及包括其的半导体设备和半导体系统相关申请的交叉引用本申请要求于2017年9月12日向韩国知识产权局提交的申请号为10-2017-0116550的韩国专利申请的优先权，其全部内容通过引用合并于此。
各种实施例一般而言涉及一种半导体技术，更具体地，涉及一种数据传输电路以及包括数据传输电路的半导体设备和半导体系统。
技术介绍
电子设备可以由大量的电子元件组成。在电子设备之中，计算机系统可以由很多电子元件组成，所述电子元件由半导体构成。构成计算机系统的半导体设备可以与时钟同步地传输数据，并且执行串行通信。当前，计算机系统和半导体设备趋于向高速操作和低功耗方向研发。随着系统操作速度增加，时钟速度和数据传输速度逐渐增加，而随着系统消耗低功率，时钟和数据的幅度减少。如果数据传输速度增加而幅度减小，则数据的有效窗口和/或持续时间减少，因而，执行精确的数据通信会变得困难。因此，正在积极开展关于能够以与最近的技术趋势一致的以高速精确传输数据的数据传输方法的研究。
技术实现思路
在一个实施例中，可以提供一种数据传输电路。所述数据传输电路可以包括数据总线反相编码电路，所述数据总线反相编码电路被配置为：将先前的输出数据与当前的输出数据相比较，并且选择性地反相或不反相所述当前的输出数据以控制数据转换的数量。所述数据传输电路可以包括传输器，所述传输器被配置为基于所述数据总线反相编码电路的输出来驱动信号传输线。在一个实施例中，可以提供一种半导体系统。所述半导体系统可以包括数据传输电路，所述数据传输电路被配置为通过将先前的输出数据与当前的输出数据相比较来产生当前的反相控制信号以控制数据转换的数量，并且通过基于所述当前的反相控制信号而反相或不反相所述当前的输出数据来输出传输数据。所述半导体系统可以包括数据接收电路，所述数据接收电路被配置为从信号传输线接收所述传输数据和所述当前的反相控制信号，并且产生接收数据。附图说明图1是图示了根据实施例的半导体系统的配置的示例代表的示图。图2是图示了根据实施例的半导体系统的配置的示例代表的示图。图3是图示了根据实施例的数据总线反相编码电路、以及数据总线反相编码电路与传输器之间的耦接关系的示例代表的示图。图4是图示了图2中所示的数据总线反相解码电路的配置的示例代表的示图。图5是图示了根据实施例的数据总线反相编码电路、以及数据总线反相编码电路与传输器之间的耦接关系的示例代表的示图。图6是图示了根据实施例的半导体系统的配置的示例代表的示图。图7是图示了根据实施例的半导体系统的配置的示例代表的示图。具体实施方式在下文中将参考附图通过实施例的各种示例描述数据传输电路以及使用数据传输电路的半导体设备和半导体系统。各种实施例可以针对如下的数据传输电路以及使用所述数据传输电路的半导体设备和半导体系统，所述数据传输电路能够执行数据总线反相操作(databusinversionoperation)使得数据可以尽可能多地转换。图1是图示了根据实施例的半导体系统1的配置的示例代表的示图。在图1中，半导体系统1可以包括第一半导体设备110和第二半导体设备120。第一半导体设备110和第二半导体设备120可以是彼此通信的电子组件。在一个实施例中，第一半导体设备110可以是主设备，第二半导体设备120可以是通过第一半导体设备110控制而操作的从设备。例如，第一半导体设备110可以是诸如处理器或控制器的主机设备，并且可以包括中央处理单元(CPU)、图形处理单元(GPU)、多媒体处理器(MMP)、数字信号处理器(DSP)或存储器控制器。此外，可以通过结合具有各种功能的处理器芯片、例如应用处理器(AP)以片上系统(system-on-chip)的形式来实现第一半导体设备110。第二半导体设备120可以是存储设备，并且该存储设备可以包括易失性存储器或非易失性存储器。易失性存储器可以包括SRAM(静态RAM)、DRAM(动态RAM)或SDRAM(同步DRAM)，非易失性存储器可以包括ROM(只读存储器)、PROM(可编程ROM)、EEPROM(电可擦除可编程ROM)、EPROM(电可编程ROM)、快闪存储器、PRAM(相变RAM)、MRAM(磁性RAM)、RRAM(电阻式RAM)或FRAM(铁电RAM)。第一半导体设备110和第二半导体设备120可以包括数据传输电路111和121以及数据接收电路112和122。数据传输电路111可以基于第一半导体设备110的内部数据将数据DQ<0:n>传输至第二半导体设备120，数据接收电路122可以接收从第一半导体设备110传输的数据DQ<0:n>。数据传输电路121可以基于第二半导体设备120的内部数据将数据DQ<0:n>传输至第一半导体设备110，数据接收电路112可以接收从第二半导体设备120传输的数据DQ<0:n>。数据传输电路111可以在将数据DQ<0:n>传输至第二半导体设备120时将反相控制信号DBI传输至第二半导体设备120，数据接收电路122可以接收从第一半导体设备110传输的反相控制信号DBI。数据传输电路121可以在将数据DQ<0:n>传输至第一半导体设备110时将反相控制信号DBI传输至第一半导体设备110，数据接收电路112可以接收从第二半导体设备120传输的反相控制信号DBI。数据传输电路111和数据传输电路121具有大体相同的结构，数据接收电路112和数据接收电路122可以具有大体相同的结构。将数据DQ<0:n>和反相控制信号DBI从第一半导体设备110传输至第二半导体设备120的操作可以是写入操作，将数据DQ<0:n>和反相控制信号DBI从第二半导体设备120传输至第一半导体设备110的操作可以是读取操作。当从第一半导体设备110传输数据至第二半导体设备120时，数据传输电路111可以通过将先前输出的数据与当前输出的数据进行比较来产生反相控制信号DBI，并且可以基于反相控制信号DBI来反相或不反相当前输出的数据，并输出反相或不反相的数据。数据传输电路111可以产生反相控制信号DBI使得数据转换的数量变得最大，并且可以反相或不反相当前输出的数据使得数据转换的数量变得最大。可以通过将先前输出的数据的电平与当前输出的数据的电平相比较来确定数据转换的数量。数据接收电路122可以接收从数据传输电路111传输的数据DQ<0:n>和反相控制信号DBI，并且可以基于反相控制信号DBI来反相或不反相从数据传输电路111传输的数据DQ<0:n>。当从第二半导体设备120传输数据至第一半导体设备110时，数据传输电路121可以通过将先前输出的数据与当前输出的数据进行比较来产生反相控制信号DBI，并且可以基于反相控制信号DBI来反相或不反相当前输出的数据，并输出反相或不反相的数据。数据传输电路121可以产生反相控制信号DBI使得数据转换的数量变得最大，并且可以反相或不反相当前输出的数据使得数据转换的数量变得最大。数据接收电路112可以接收从数据传输电路121传输的数据DQ<0:n>和反相控制信号DBI，并且可以基于反相控制信号DBI来反相或不反本文档来自技高网...

【技术保护点】
1.一种数据传输电路，包括：数据总线反相编码电路，其被配置为将先前的输出数据与当前的输出数据相比较，并且选择性地反相或不反相所述当前的输出数据以控制数据转换的数量；以及传输器，其被配置为基于所述数据总线反相编码电路的输出来驱动信号传输线。

【技术特征摘要】
2017.09.12 KR 10-2017-01165501.一种数据传输电路，包括：数据总线反相编码电路，其被配置为将先前的输出数据与当前的输出数据相比较，并且选择性地反相或不反相所述当前的输出数据以控制数据转换的数量；以及传输器，其被配置为基于所述数据总线反相编码电路的输出来驱动信号传输线。2.根据权利要求1所述的数据传输电路，其中，所述数据总线反相编码电路基于反相模式信号来选择性地反相或不反相所述当前的输出数据，以控制所述数据转换的数量。3.根据权利要求1所述的数据传输电路，其中，所述数据总线反相编码电路选择性地反相或不反相所述当前的输出数据，以控制所述数据转换的数量使得所述数据转换的数量变得最大。4.根据权利要求1所述的数据传输电路，其中，基于所述数据转换的数量以及所述先前的输出数据是否通过被反相而被输出，所述数据总线反相编码电路反相或不反相所述当前的输出数据。5.根据权利要求4所述的数据传输电路，其中，当所述数据转换的数量不是多数且所述先前的输出数据通过不反相而被输出时，所述数据总线反相编码电路反相所述当前的输出数据。6.根据权利要求4所述的数据传输电路，其中，当所述数据转换的数量不是多数且所述先前的输出数据通过被反相而被输出时，所述数据总线反相编码电路不反相所述当前的输出数据。7.根据权利要求4所述的数据传输电路，其中，当所述数据转换的数量是多数且所述先前的输出数据通过被反相而被输出时，所述数据总线反相编码电路反相所述当前的输出数据并且输出反相的数据。8.根据权利要求4所述的数据传输电路，其中，当所述数据转换的数量是多数且所述先前的输出数据通过不反相而被输出时，所述数据总线反相编码电路不反相所述当前的输出数据并且输出不反相的数据。9.根据权利要求1所述的数据传输电路，其中，所述数据总线反相编码电路包括：比较器，其被配置为将所述先前的输出数据的电平与所述当前的输出数据的电平相比较；多数表决电路，其被配置为基于所述比较器的输出对所述数据转换的数量进行计数；反相控制信号发生器，其被配置为基于先前的反相控制信号和所述多数表决电路的输出而产生当前的反相控制信号；以及反相驱动器，其被配置为基于所述当前的反相控制信号来反相或不反相所述当前的输出数据。10.根据权利要求1所述的数据传输电路，其中，所述数据总线反相编码电路在第一反相模式和第二反相模式下操作，其中，在所述第一反相模式下，比较所述先前的输出数据和所述当前的输出数据，并且反相或不反相所述当前的输出数据，使得所述数据转换的数量变得最大，以及其中，在所述第二反相模式下，比较所述先前的输出数据和所述当前的输出数据，并且反相或不反相所述当前的输出数据，使得所述数据转换的数量变得最小。11.根据权利要求10所述的数据传输电路，其中，所述数据总线反相编码电路包括：比较器，其被配置为将所述先前的输出数据的电平与所述当前的输出数据的电平相比较；多数表决电路，其被配置为基于所述比较器的输出对所述数据转换的数量进行计数；第一反相控制信号发生器，其被配置为从所述多数表决电路的输出来产生第一反相控制信号和第二反相控制信号，并且基于反相模式信号输出所述第一反相控制信号和所述第二反相控制信号之中的一个；第二反相控制信号发生器，其被配置为基于先前的反相控制信号和所述第一反相控制信号发生器的输出来产生当前的反相控制信号；以及反相驱动器，其被配置为基于所述当前的反相控制信号来反相或不反相所述当前的输出数据。12.一种半导体系统，包括：数据传输电路，其被配置为通过将先前的输出数据与当前的输出数据相比较来产生当前的反相控制信号以控制数据转换的数量，并且通过基于所述当前的反相控制信号而反相或不反相所述当前的输出数据来输出传输数据；以及数据接收电路，其被配置为从信号传输线接收所述传输数据和所述当前的反相控制信号，并且产生...

【专利技术属性】
技术研发人员：郑海康，宋泓周，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：韩国,KR