一种线性调频连续波雷达信号处理器制造技术

本发明专利技术属于雷达信号处理技术领域，具体地涉及一种线性调频连续波雷达信号处理器，包括信号处理模块、SRAM存储器、网络控制芯片、运算放大器、FLASH存储器；所述SRAM存储器、网络控制芯片、FLASH存储器均与信号处理模块双向通信连接；所述运算放大器的输入端与射频前端的输出端通信连接，运算放大器的输出端与信号处理模块通信连接，所述网络控制芯片的输出端与上位机双向通信连接；所述信号处理模块具有并行模式或串行模式的工作方式。本发明专利技术具有成本低、体积小的优点，且能根据不同的处理任务灵活配置，提高了处理器的处理效率。

【技术实现步骤摘要】
一种线性调频连续波雷达信号处理器
本专利技术属于雷达信号处理
，具体地讲涉及一种线性调频连续波雷达信号处理器。
技术介绍
雷达信号处理为雷达系统的核心部分，它的主要功能为整机提供时序，控制射频前端发射所需波形，对雷达回波信号进行采样，输出处理结果给上位机。目前大部分的信号处理硬件均采用DSP+FPGA的模式，并且多目标大容量的雷达信号处理采用两片高端DSP。这种架构的信号处理体积大，所需的控制线较多，不适合小型化生产。同时目前的信号处理硬件也主要存在以下缺陷：一是硬件架构较冗余，原有的信号处理平由两片高端DSP和一片FPGA组成，高端DSP用于信号处理，但外设接口较少，直接控制时序非常复杂，则在原有平台中选用FPGA控制雷达射频前端、采集数据和时序控制。但一般FPGA不会内置AD，FPGA采样则需要外置一片AD。所以原有的信号处理系统有一片AD、一片FPGA和两片DSP，较本信号处理只有一片双核的DSP复杂很多；二是成本较高，原有的信号处理平台由于既有DSP又有FPGA，开发两种平台所需的人力和物力都较大，并且需要增加DSP与FPGA相应的接口进行对接，以及需要增加两者的通讯时序和握手信号，开发周期较繁琐、较长，故硬件成本和软件开发成本均很高，这样不利于项目进展。
技术实现思路
根据现有技术中存在的问题，本专利技术提供了一种线性调频连续波雷达信号处理器，其具有成本低、体积小的优点，且能根据不同的处理任务灵活配置，提高了处理器的处理效率。本专利技术采用以下技术方案：一种线性调频连续波雷达信号处理器，包括信号处理模块、SRAM存储器、网络控制芯片、运算放大器、FLASH存储器；所述SRAM存储器、网络控制芯片、FLASH存储器均与信号处理模块双向通信连接；所述运算放大器的输入端与射频前端的输出端通信连接，运算放大器的输出端与信号处理模块通信连接，所述网络控制芯片的输出端与上位机双向通信连接。优选的，所述信号处理模块采用双核处理器，其包括通过进程间通信双向连接的核心Ⅰ和核心Ⅱ，且核心Ⅰ搭设有协处理器Ⅰ，核心Ⅱ搭设有协处理器Ⅱ；所述信号处理模块还包括片内RAM和AD转换单元；所述片内RAM包括内存Ⅰ、内存Ⅱ和内存Ⅲ；所述核心Ⅰ分别与内存Ⅰ、内存Ⅱ、内存Ⅲ、网络控制芯片和FLASH存储器双向通信连接，核心Ⅱ分别与内存Ⅰ、内存Ⅱ、内存Ⅲ、网络控制芯片和FLASH存储器双向通信连接；所述AD转换单元的输入端与运算放大器的输出端通信连接，AD转换单元的输出端与SRAM存储器通信连接；所述内存Ⅰ、内存Ⅱ和内存Ⅲ均与SRAM存储器双向通信连接。进一步优选的，所述SRAM存储器包括外存Ⅰ、外存Ⅱ；所述AD转换单元的输出端分别与外存Ⅰ和外存Ⅱ的输入端通信连接；所述外存Ⅰ分别与内存Ⅰ、内存Ⅱ和内存Ⅲ双向通信连接，外存Ⅱ分别与内存Ⅰ、内存Ⅱ和内存Ⅲ双向通信连接。更进一步优选的，所述SRAM存储器连接信号处理模块的片选接口CS3，网络控制芯片连接信号处理模块的片选接口CS0，FLASH存储器连接信号处理模块的片选接口CS2。更进一步优选的，所述信号处理模块根据待处理任务的繁重程度和处理需要，选择并行模式或串行模式的工作方式。更进一步优选的，当所述信号处理模块的工作方式为并行模式时，所述射频前端将一帧模拟信号传输至运算放大器进行放大后，放大后的模拟信号送入到AD转换单元中采样得到数字信号并存入外存Ⅰ中，同时内存Ⅱ和内存Ⅲ分别获取外存Ⅱ中的对半数据，内存Ⅱ中的数据供核心Ⅰ进行运算处理，并通过协处理器Ⅰ进行协助处理；所述内存Ⅲ中的数据供核心Ⅱ进行运算处理，并通过协处理器Ⅱ进行协助处理；当核心Ⅰ和核心Ⅱ处理完成时，通过进程间通信发出握手信号，最后核心Ⅰ和核心Ⅱ均将各自处理后的数据通过网络控制芯片送到上位机中；当下一帧模拟信号经过AD转换单元采样后，将采样得到的数字信号存入外存Ⅱ中，此时内存Ⅱ和内存Ⅲ分别获取外存Ⅰ中的对半数据，如此循环对模拟信号进行并行处理操作。更进一步优选的，当所述信号处理模块的工作方式为串行模式时，所述射频前端将一帧模拟信号传输至运算放大器进行放大后，放大后的模拟信号送入到AD转换单元中采样得到数字信号并存入外存Ⅰ中，同时内存Ⅰ获取外存Ⅱ中的数据，同时核心Ⅰ对内存Ⅰ中的数据进行信号处理前半部分运算，并通过协处理器Ⅰ进行协助处理，处理结果存入内存Ⅱ中；同时核心Ⅱ获取内存Ⅲ中的数据，进行信号处理后半部分运算，并通过协处理器Ⅱ进行协助处理，最后将运算完成的结果通过网络控制芯片送到上位机中；当下一帧模拟信号经过AD转换单元采样后，将采样得到的数字信号存入外存Ⅱ中，同时内存Ⅰ获取外存Ⅰ中的数据，如此循环对模拟信号进行串行处理操作。进一步优选的，所述核心Ⅰ和核心Ⅱ通过SCI接口均连接相机。更进一步优选的，所述信号处理模块采用TexasInstruments公司的TMS320F28377D型号；所述SRAM存储器采用IntegratedSiliconSolution公司的IS61WV102416BLL型号；所述网络控制芯片采用WIZnet公司的W5300型号；所述FLASH存储器采用SiliconStorageTechnology公司的39VF800A型号。本专利技术的优点和有益效果在于：1)目前大部分的信号处理硬件均采用DSP+FPGA的模式，其模拟信号需要通过FPGA将数据采样存储在外存，再由DSP从外存读取数据进行处理，这样就经历了FPGA的传输时间；而本专利技术的信号处理器通过信号处理模块内置加载AD转换单元的结构，实现信号处理模块直接对模拟信号进行采样处理，减少了经历FPGA的传输时间，缩短了数据传输的时间。2)本专利技术信号处理模块的核心Ⅰ搭设有协处理器Ⅰ，核心Ⅱ搭设有协处理器Ⅱ，当核心Ⅰ和核心Ⅱ完成不了所需处理的工作时，则可以由相应的协处理器分担对应核心的工作；同时信号处理模块能根据不同的处理任务灵活配置，选择并行模式或串行模式的工作方式，当处理一些重复性的算法时，可以分配到核心Ⅰ和核心Ⅱ中，每个核处理一半，这样可以减少一半的时间；当处理复杂的算法时，核心Ⅰ处理前半部分算法，核心Ⅱ处理后半部分算法，可以形成流水处理模式，数据在片内进行乒乓存放，一个核处理本帧的前半部分算法，另一个核处理上一帧的后半部分算法，并且两个核可以分别搭自各自的协处理器共同处理，这样可以节约一半的处理时间，提高了处理器的处理效率。3)由于目前大部分的信号处理硬件均采用DSP+FPGA的模式，一方面两个主芯片体积较大，另一方面两者所需的控制线较多，使得布板尺寸较大，这样不利于小型化发展；同时，开发两种平台所需的人力和物力都较大，并且需要增加DSP与FPGA相应的接口进行对接，以及需要增加两者的通讯时序和握手信号，开发周期较繁琐、较长，故硬件成本和软件开发成本均很高，这样不利于项目进展。二本专利技术的处理器仅用一片双核信号处理模块代替FPGA和两片单核DSP，减少了器件个数，同时本专利技术的信号处理模块配备丰富的接口，无需额外扩展和布局；因此，本专利技术在实现小型化的同时，降低了生产和使用成本。附图说明图1为本专利技术的的构成框架示意图。图2为本专利技术的信号处理模块的工作方式为并行模式的示意图。图3为本专利技术的信号处理模块的工作方式为串行模式的示意图。附图标记：1-信号处理模块本文档来自技高网...

【技术保护点】
1.一种线性调频连续波雷达信号处理器，其特征在于：包括信号处理模块(1)、SRAM存储器(2)、网络控制芯片(3)、运算放大器(4)、FLASH存储器(5)；所述SRAM存储器(2)、网络控制芯片(3)、FLASH存储器(5)均与信号处理模块(1)双向通信连接；所述运算放大器(4)的输入端与射频前端(6)的输出端通信连接，运算放大器(4)的输出端与信号处理模块(1)通信连接，所述网络控制芯片(3)的输出端与上位机(7)双向通信连接。

【技术特征摘要】
1.一种线性调频连续波雷达信号处理器，其特征在于：包括信号处理模块(1)、SRAM存储器(2)、网络控制芯片(3)、运算放大器(4)、FLASH存储器(5)；所述SRAM存储器(2)、网络控制芯片(3)、FLASH存储器(5)均与信号处理模块(1)双向通信连接；所述运算放大器(4)的输入端与射频前端(6)的输出端通信连接，运算放大器(4)的输出端与信号处理模块(1)通信连接，所述网络控制芯片(3)的输出端与上位机(7)双向通信连接。2.根据权利要求1所述的一种线性调频连续波雷达信号处理器，其特征在于：所述信号处理模块(1)采用双核处理器，其包括通过进程间通信双向连接的核心Ⅰ(11)和核心Ⅱ(12)，且核心Ⅰ(11)搭设有协处理器Ⅰ(111)，核心Ⅱ(12)搭设有协处理器Ⅱ(121)；所述信号处理模块(1)还包括片内RAM(13)和AD转换单元(14)；所述片内RAM(13)包括内存Ⅰ(131)、内存Ⅱ(132)和内存Ⅲ(133)；所述核心Ⅰ(11)分别与内存Ⅰ(131)、内存Ⅱ(132)、内存Ⅲ(133)、网络控制芯片(3)和FLASH存储器(5)双向通信连接，核心Ⅱ(12)分别与内存Ⅰ(131)、内存Ⅱ(132)、内存Ⅲ(133)、网络控制芯片(3)和FLASH存储器(5)双向通信连接；所述AD转换单元(14)的输入端与运算放大器(4)的输出端通信连接，AD转换单元(14)的输出端与SRAM存储器(2)通信连接；所述内存Ⅰ(131)、内存Ⅱ(132)和内存Ⅲ(133)均与SRAM存储器(2)双向通信连接。3.根据权利要求2所述的一种线性调频连续波雷达信号处理器，其特征在于：所述SRAM存储器(2)包括外存Ⅰ(21)、外存Ⅱ(22)；所述AD转换单元(14)的输出端分别与外存Ⅰ(21)和外存Ⅱ(22)的输入端通信连接；所述外存Ⅰ(21)分别与内存Ⅰ(131)、内存Ⅱ(132)和内存Ⅲ(133)双向通信连接，外存Ⅱ(22)分别与内存Ⅰ(131)、内存Ⅱ(132)和内存Ⅲ(133)双向通信连接。4.根据权利要求3所述的一种线性调频连续波雷达信号处理器，其特征在于：所述SRAM存储器(2)连接信号处理模块(1)的片选接口CS3，网络控制芯片(3)连接信号处理模块(1)的片选接口CS0，FLASH存储器(5)连接信号处理模块(1)的片选接口CS2。5.根据权利要求4所述的一种线性调频连续波雷达信号处理器，其特征在于：所述信号处理模块(1)根据待处理任务的繁重程度和处理需要，选择并行模式或串行模式的工作方式。6.根据权利要求5所述的一种线性调频连续波雷达信号处理器，其特征在于：当所述信号...

【专利技术属性】
技术研发人员：张阳，路同亚，黄涛，吴俊，李朋，段登，秦胜贤，周同英，赵洪山，
申请(专利权)人：安徽四创电子股份有限公司，
类型：发明
国别省市：安徽,34