半导体器件及其制造方法技术

本公开提供了半导体器件及其制造方法。一种半导体器件包括：衬底，在其中具有沟槽；位线，其位于沟槽中；第一间隔件，其沿着沟槽的一部分和位线的侧表面的至少一部分延伸，并且与位线接触；以及第二间隔件，其布置在第一间隔件上的沟槽中。位线比沟槽更窄，并且第一间隔件包括氧化硅。一种形成半导体器件的方法包括：在衬底中形成沟槽；在第一沟槽中形成宽度小于第一沟槽的宽度的位线；以及形成沿沟槽的一部分延伸并且包括与位线的侧表面的至少一部分接触的氧化硅的第一间隔件；以及在沟槽中的第一间隔件上方形成第二间隔件。

【技术实现步骤摘要】
半导体器件及其制造方法优先权声明本申请要求于2017年9月26日在韩国知识产权局提交的韩国专利申请No.10-2017-0124256的优先权和所有利益，该申请的内容以引用方式全文并入本文中。
本专利技术构思涉及一种半导体器件及其制造方法。
技术介绍
为了提高半导体器件的集成度以及在同一区域内实现更多半导体器件，各个电路图案变得更加精细。同时，根据半导体存储器器件的集成度变高的趋势，寄生电容和漏电流增大。寄生电容和漏电流对半导体器件，尤其是半导体存储器器件的工作特性产生有害影响，因此，寄生电容和漏电流对产品质量和可靠性的影响逐渐增大。因此，需要能够使寄生电容和漏电流最小化的半导体器件。
技术实现思路
根据本专利技术构思的一方面，提供了一种半导体器件，该半导体器件包括：衬底，在其中具有沟槽；沟槽中的位线，所述位线的宽度小于沟槽的宽度，所述位线的宽度和所述沟槽的宽度均在水平面中在第一方向上获取；第一间隔件，其沿沟槽的一部分延伸，并且沿着位线的侧表面的至少一部分延伸；以及第一间隔件上的第二间隔件，其中第一间隔件包括与位线接触的氧化硅，并且第二间隔件占据沟槽中尚未由第一间隔件填充的区域。根据本专利技术构思的另一方面，提供了一种半导体器件，该半导体器件包括：衬底，其包括第一有源区；第一有源区上的第一位线；第一间隔件，其沿着第一位线的侧表面的至少一部分延伸；以及第一间隔件上的第二间隔件，其中第一间隔件包括与第一位线接触的SiOC，并且第二间隔件包括氮化硅。根据本专利技术构思的又一方面，提供了一种半导体器件，该半导体器件包括：衬底；衬底上的位线，位线在第一方向上延伸；衬底中的字线，所述字线在与第一方向交叉的第二方向上延伸；字线上的封盖图案，封盖图案在第二方向上延伸，并且封盖图案中具有沟槽的第一部分；第一间隔件，其包括沿沟槽的第一部分延伸的氧化硅膜；以及第一间隔件上的第二间隔件，其中，第二间隔件布置在所述沟槽的第一部分中未被第一间隔件填充的区域中。附图说明从参照附图对本专利技术的示例的详细描述中，本专利技术构思的以上和其它方面和特征将变得更清楚，其中：图1是示出根据本专利技术构思的半导体器件的示例的布局图；图2是沿着图1的线A-A'截取的剖视图；图3a、图3b、图3c、图3d、图3e和图3f分别是根据本专利技术构思的图2的区域R的各种版本的放大图；图4是沿着图1的线B-B'截取的剖视图；图5是示出根据本专利技术构思的半导体器件的示例的布局图；图6是沿着图5的线C-C'截取的剖视图；图7是沿着图5的线D-D'截取的剖视图；图8至图46示出根据本专利技术构思的制造半导体器件的方法，其中，图8、图11、图14、图17、图20、图25、图40是器件在其制造过程中的布局图，图9是沿着图8的线A1-A1'截取的剖视图，图10是沿着图8的线B1-B1'截取的剖视图，图12是沿着图11的线A2-A2'截取的剖视图，图13是沿着图11的线B2-B2'截取的剖视图，图15是沿着图14的线A3-A3'截取的剖视图，图16是沿着图14的线B3-B3'截取的剖视图，图18是沿着图17的线A4-A4'截取的剖视图，图19是沿着图17的线B4-B4'截取的剖视图，图21是沿着图20的线A5-A5'截取的剖视图，图22是沿着图20的线B5-B5'截取的剖视图，图23是沿着与图20的线A5-A5'的相同方向截取的剖视图，图24是沿着与图20的线B5-B5'的相同方向截取的剖视图，图26是沿着图25的线A6-A6'截取的剖视图，图27是沿着图25的线B6-B6'截取的剖视图，图28、图30、图32、图34、图36和图38是沿着与图25的线A6-A6'的相同方向截取的剖视图，图29、图31、图33、图35、图37和图39是沿着与图25的线B6-B6'的相同方向截取的剖视图，图41是沿着图40的线A7-A7'截取的剖视图，图42是沿着图40的线B7-B7'截取的剖视图，图43a、图43b和图43c各自是沿着与图40的线A7-A7'的相同方向截取的剖视图，图45是沿着与图40的线A7-A7'的相同方向截取的剖视图，并且图46是沿着与图40的线B7-B7'的相同方向截取的剖视图。具体实施方式下文中，将参照图1至图4描述根据本专利技术构思的半导体器件的示例。参照图1、图2、图3a和图4，半导体器件的示例包括衬底110、器件隔离膜120、绝缘膜130、第一沟槽TR1、位线BL、间隔件结构SP、字线WL、直接接触件DC、围栅170、埋置接触件BC、平台垫(landingpad)LP、层间绝缘膜180和电容器190。衬底110可具有其中堆叠有基部衬底和外延层的结构，但是本专利技术构思不限于此。衬底110可为硅衬底、砷化镓衬底、硅-锗衬底或者绝缘体上半导体(SOI)衬底。在下面描述的示例中，衬底110是硅衬底。衬底110可包括有源区AR。为了有利于小设计规则的实施，半导体器件的有源区AR可形成为斜条形，如图1所示。例如，有源区AR可在其中第一方向X和第二方向Y延伸的平面上形成为在除第一方向X和第二方向Y以外的任意方向上延伸的条形。有源区AR可包括杂质，以形成源极区和漏极区。例如，有源区AR的中间部分可在直接接触件DC处连接至位线BL。因此，有源区AR的中间部分可形成源极区和漏极区之一。此外，例如，有源区AR的两端可连接至埋置接触件BC。因此，有源区AR的一端可形成源极区和漏极区中的另一个。同样，应该注意，在以上描述和以下描述中，为了简单起见，元件或特征可说成是单个的，但是从上下文和附图中应该清楚，根据本专利技术构思的半导体器件的示例可具有多个这样的元件或特征，并且这些描述也应用于各个元件或特征。因此，器件隔离膜120可限定多个有源区AR。有源区AR可以是彼此平行地延伸的条形。另外，所述多个有源区AR之一的中间部分可排列为(例如，在第一方向X上)邻近于另一有源区AR的端部。在图2和图4中，器件隔离膜120的侧壁示为倾斜的，但该特征取决于形成器件隔离膜120的工艺，并且本专利技术构思不限于此。在这里并且在整个描述中，将通常参照特定元件或其部分的侧部或侧表面来理解术语“侧壁”。就线形或细长元件而言，例如，侧壁可指元件在其宽度方向上的相对侧表面。器件隔离膜120可包括氧化物膜、氮化物膜或其组合，但是本专利技术构思不限于此。器件隔离膜120可为由一种绝缘材料制成的单层膜或由各种绝缘材料的组合制成的多层膜。第一沟槽TR1可形成在衬底110中。第一沟槽TR1可为形成在衬底110中的沟槽，以允许位线BL可操作地与有源区AR关联。例如，直接接触件DC可形成在第一沟槽TR1中。第一沟槽TR1可具有第一部分和第二部分，下面将它们分别称作第一子沟槽STR1和第二子沟槽STR2。第一子沟槽STR1可形成在有源区AR的中间部分周围。例如，如图1和图2所示，第一子沟槽STR1可形成在邻近于有源区AR的中间部分的器件隔离膜120中。因此，第一子沟槽STR1可将有源区AR的中间部分的周边暴露出来。第二子沟槽STR2可形成在字线160(图1中的WL)上方。例如，如图1和图4所示，第二子沟槽STR2可形成在字线160上的第二封盖图案164中。第二子沟槽STR2的深度可比第一子沟槽STR1的深度更浅。然而，这仅是制造工艺的结果，并且本专利技术构思不限于此。在一些本文档来自技高网...

【技术保护点】
1.一种半导体器件，包括：衬底，在其中具有沟槽；位线，其位于所述沟槽中，所述位线的宽度小于所述沟槽的宽度，所述位线的宽度和所述沟槽的宽度均在水平面中在第一方向上获取；第一间隔件，其沿所述沟槽的一部分延伸，并且沿着所述位线的侧表面的至少一部分延伸，所述第一间隔件包括与所述位线接触的氧化硅；以及第二间隔件，其位于所述第一间隔件上，所述第二间隔件占据所述沟槽中尚未由所述第一间隔件填充的区域。

【技术特征摘要】
2017.09.26 KR 10-2017-01242561.一种半导体器件，包括：衬底，在其中具有沟槽；位线，其位于所述沟槽中，所述位线的宽度小于所述沟槽的宽度，所述位线的宽度和所述沟槽的宽度均在水平面中在第一方向上获取；第一间隔件，其沿所述沟槽的一部分延伸，并且沿着所述位线的侧表面的至少一部分延伸，所述第一间隔件包括与所述位线接触的氧化硅；以及第二间隔件，其位于所述第一间隔件上，所述第二间隔件占据所述沟槽中尚未由所述第一间隔件填充的区域。2.根据权利要求1所述的半导体器件，其中，所述衬底包括第一有源区，所述沟槽的至少一部分在所述第一有源区中延伸，并且所述位线与所述第一有源区接触。3.根据权利要求1所述的半导体器件，其中，所述第一间隔件的氧化硅为掺碳氧化硅。4.根据权利要求1所述的半导体器件，其中，所述第二间隔件包括氮化硅。5.根据权利要求1所述的半导体器件，还包括所述第一间隔件与所述第二间隔件之间的第三间隔件，所述第三间隔件包括氧化硅。6.根据权利要求1所述的半导体器件，还包括所述第一间隔件和所述第二间隔件上的第三间隔件，所述第三间隔件沿着所述位线的侧表面延伸。7.根据权利要求6所述的半导体器件，其中，所述第三间隔件包括氧化硅。8.根据权利要求6所述的半导体器件，其中，所述第三间隔件是空气空间。9.根据权利要求1所述的半导体器件，其中，所述第一间隔件的内部沿着所述位线的侧表面的所述至少一部分延伸，其外部沿所述沟槽的所述部分延伸，并且所述第一间隔件的内部的上表面布置为低于或等于所述第二间隔件的上表面的水平。10.一种半导体器件，包括：衬底，其包括第一有源区；第一位线，其位于所述第一有源区上；第一间隔件，其沿着所述第一位线的侧表面的至少一部分延伸，所述第一间隔件包括与所述第一位线接触的掺碳氧化硅；以及第二间隔件，其位于所述第一间隔件上，所述第二间隔件包括氮化硅。11.根据权利要求10所述的半导体器件，其中，所述衬底中具有第一沟槽，所述第一沟槽的至少一部分在所述第一有源区中延伸，并且所述第一间隔件沿所述第一沟槽的一部分延伸，并且沿着所述第一位线的侧表面的至少一部分延伸。12.根据权利要求11所述的半导体器件...

【专利技术属性】
技术研发人员：李明东，李准原，李基硕，金奉秀，朴硕汉，韩成熙，黄有商，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国,KR