堆叠式存储器装置、包括其的存储器系统及操作方法制造方法及图纸

一种堆叠式存储器装置包括：逻辑半导体裸片；多个存储器半导体裸片，与所述逻辑半导体裸片堆叠在一起，其中所述存储器半导体裸片中的每一者包括存储器集成电路且所述存储器半导体裸片中的一者或多者是包括计算单元的计算半导体裸片；以及硅通孔，对所述逻辑半导体裸片与所述多个存储器半导体裸片进行电连接；其中所述计算单元中的每一者被配置成基于广播数据及内部数据实行计算并产生计算结果数据，其中所述广播数据通过所述硅通孔被共同地提供到所述多个计算半导体裸片，且所述内部数据是分别从所述多个计算半导体裸片的所述存储器集成电路读取。也提供一种存储器系统和操作方法。

【技术实现步骤摘要】
堆叠式存储器装置、包括其的存储器系统及操作方法[相关申请的交叉参考]本申请主张在2017年9月27日在韩国知识产权局(KoreanIntellectualPropertyOffice，KIPO)提出申请的韩国专利申请第10-2017-0125481号的优先权，所述韩国专利申请的公开内容全文并入本申请供参考。
本专利技术概念涉及半导体集成电路，且更具体来说，涉及一种堆叠式存储器装置、一种包括堆叠式存储器装置的系统及一种操作堆叠式存储器装置的方法。
技术介绍
存储带宽(memorybandwidth)及延时(latency)是许多处理系统的性能瓶颈。可使用堆叠式存储器装置增大存储器容量，在所述堆叠式存储器装置中以存储器芯片封装的形式堆叠有多个半导体装置。堆叠式半导体装置(或裸片)可通过硅通孔或衬底通孔(through-substratevia，TSV)电连接到彼此。这种堆叠技术可增大存储器容量且还会抑制带宽及延时不利因素。每次外部装置对堆叠式存储器装置进行存取时，数据都会在堆叠式半导体裸片之间传送。然而，在这种情形中，在每一次存取中可发生两次装置间带宽不利因素及装置间延时不利因素。因此，当外部装置请求对堆叠式存储器装置进行多次存取时，装置间带宽及装置间延时可对处理效率及功耗具有明显的影响。
技术实现思路
根据本专利技术概念的示例性实施例，堆叠式存储器装置、包括堆叠式存储器装置的存储器和系统操作堆叠式存储器装置的方法可减少在堆叠式存储器装置、逻辑半导体裸片及外部装置之间交换的数据的量。根据本专利技术概念的示例性实施例，一种堆叠式存储器装置包括：逻辑半导体裸片；多个存储器半导体裸片，与所述逻辑半导体裸片堆叠在一起，其中所述存储器半导体裸片中的每一者包括存储器集成电路且所述存储器半导体裸片中的一者或多者是包括计算单元的计算半导体裸片；以及硅通孔，对所述逻辑半导体裸片与所述多个存储器半导体裸片进行电连接；其中所述计算单元中的每一者被配置成基于广播数据及内部数据实行计算并产生计算结果数据，其中所述广播数据通过所述硅通孔被共同地提供到所述多个计算半导体裸片，且所述内部数据是分别从所述多个计算半导体裸片的所述存储器集成电路读取。根据本专利技术概念的示例性实施例，一种存储器系统包括：基础衬底；至少一个逻辑半导体裸片，堆叠在所述基础衬底上；多个存储器半导体裸片，堆叠在所述基础衬底上或所述逻辑半导体裸片上；以及多个计算单元，形成在所述多个存储器半导体裸片中的一个或多个计算半导体裸片中，其中所述计算单元中的每一者被配置成基于广播数据及内部数据实行计算并产生计算结果数据，其中所述广播数据被共同地提供到所述计算半导体裸片，且所述内部数据是分别从所述计算半导体裸片的存储器集成电路读取。根据本专利技术概念的示例性实施例，提供一种操作堆叠式存储器装置的方法，所述堆叠式存储器装置包括位于在垂直方向上堆叠的多个计算半导体裸片中的每一者中的计算单元，所述方法包括：将广播数据通过对所述计算半导体裸片进行电连接的硅通孔共同地提供到所述计算单元中的每一者；将分别从所述计算半导体裸片的存储器集成电路读取的内部数据提供到计算单元中的每一者；以及使用所述计算单元同时基于所述广播数据及所述内部数据实行多个计算。根据本专利技术概念的示例性实施例，提供多个计算单元，其中每一个计算单元形成在多个垂直堆叠的半导体存储器裸片中的一者中，其中在计算操作期间，对第一半导体存储器裸片的第一计算单元进行使能以从第二半导体存储器裸片接收广播数据以及从第一半导体存储器裸片的存储器集成电路接收内部数据，且响应于广播数据及内部数据，第一计算单元产生并输出计算结果数据。附图说明通过参照附图详细阐述本专利技术概念的示例性实施例，将更清楚地理解本专利技术概念的以上及其他特征。图1是示出根据本专利技术概念示例性实施例的操作堆叠式存储器装置的方法的流程图；图2是包括根据本专利技术概念示例性实施例的堆叠式存储器装置的系统的分解透视图；图3是示出示例性高带宽存储器(highbandwidthmemory，HBM)组织的图；图4是示出根据本专利技术概念示例性实施例的图2所示堆叠式存储器装置中所包括的存储器存储体的图；图5是示出根据本专利技术概念示例性实施例的图2所示堆叠式存储器装置的存储器半导体裸片中所包括的存储器集成电路的图；图6是示出根据本专利技术概念示例性实施例的计算单元的图；图7是示出在根据本专利技术概念示例性实施例的堆叠式存储器装置中在正常存取操作期间的数据传输路径的图；图8A及图8B是示出根据本专利技术概念示例性实施例的图7所示数据传输路径的实施方式的图；图9、图10、图11A、图11B、图12、图13、图14A、图14B及图14C是示出根据本专利技术概念示例性实施例的堆叠式存储器装置中的广播数据的传输路径的图；图15、图16、图17、图18、图19、图20、图21及图22是示出根据本专利技术概念示例性实施例的堆叠式存储器装置中的计算电路的输出数据的传输路径的图；图23及图24是示出根据本专利技术概念示例性实施例的堆叠式存储器装置中的广播数据的传输路径的图；图25是示出根据本专利技术概念示例性实施例的堆叠式存储器装置中所包括的计算单元的图；图26是示出根据本专利技术概念示例性实施例的输出计算结果数据的图；图27是示出使用根据本专利技术概念示例性实施例的计算电路的矩阵计算的图；图28是示出根据本专利技术概念示例性实施例的堆叠式存储器装置的操作的时序图；图29及图30是示出根据本专利技术概念示例性实施例的堆叠式存储器装置的封装结构的图；图31是示出根据本专利技术概念示例性实施例的移动系统的方块图。[符号的说明]10：系统；12：互连装置；100、CAL：计算电路；100a～100h：计算块；200、BANK0、BANK1～BANK15、MB：存储器存储体；300、CB：计算块；400、1071、1081、1401、1402：存储器集成电路；410：控制逻辑；411：命令解码器；412：模式寄存器集合；420：地址寄存器；430：存储体控制逻辑；440：行地址多路复用器；445：刷新计数器；450：列地址锁存器；460：行解码器；460a～460h：存储体行解码器；470：列解码器；470a～470h：存储体列解码器；480：存储单元阵列；480a～480h：存储体阵列；490：输入/输出门控电路；495：数据输入/输出缓冲器；500、CU、CU0、CU0-0、CU1-0、CU2-0～CU95-0、CU0-1、CU1-1、CU2-1～CU95-1、CU0-2、CU1-2、CU2-2～CU95-2、CU0-15、CU1-15、CU2-15～CU95-15、CU1、CU2、CU3、CU4、CU5、CU6、CU7、CU8、CU9、CU10、CU11、CU12、CU13、CU14、CU15～CUn：计算单元；520：乘法电路；521、522、542：缓冲器；523：乘法器；540：累加电路；541：加法器；610a：存储体加法器/第一存储体加法器；610b～610p：存储体加法器/第二存储体加法器～第十六存储体加法器；801、802：存储器芯片；1000：堆叠式存储器装置；1001：高带宽存储器；1010：逻辑半导体裸片/接口裸片；1020：存储接口；1030：控制电路；1040：全本文档来自技高网...

【技术保护点】
1.一种堆叠式存储器装置，其特征在于，包括：逻辑半导体裸片；多个存储器半导体裸片，与所述逻辑半导体裸片堆叠在一起，其中所述存储器半导体裸片中的每一者包括存储器集成电路且所述存储器半导体裸片中的一者或多者是包括计算单元的计算半导体裸片；以及硅通孔，对所述逻辑半导体裸片与所述多个存储器半导体裸片进行电连接；其中所述计算单元中的每一者被配置成基于广播数据及内部数据实行计算并产生计算结果数据，其中所述广播数据通过所述硅通孔被共同地提供到所述计算半导体裸片，且所述内部数据是分别从所述计算半导体裸片的所述存储器集成电路读取。

【技术特征摘要】
2017.09.27 KR 10-2017-01254811.一种堆叠式存储器装置，其特征在于，包括：逻辑半导体裸片；多个存储器半导体裸片，与所述逻辑半导体裸片堆叠在一起，其中所述存储器半导体裸片中的每一者包括存储器集成电路且所述存储器半导体裸片中的一者或多者是包括计算单元的计算半导体裸片；以及硅通孔，对所述逻辑半导体裸片与所述多个存储器半导体裸片进行电连接；其中所述计算单元中的每一者被配置成基于广播数据及内部数据实行计算并产生计算结果数据，其中所述广播数据通过所述硅通孔被共同地提供到所述计算半导体裸片，且所述内部数据是分别从所述计算半导体裸片的所述存储器集成电路读取。2.根据权利要求1所述的堆叠式存储器装置，其特征在于，所述存储器半导体裸片中的每一者包括多个存储器存储体且所述计算单元设置在在所述计算半导体裸片中所包括的所述存储器存储体中。3.根据权利要求2所述的堆叠式存储器装置，其特征在于，所述计算半导体裸片的所述存储器存储体中所包括的所述计算单元共同地接收所述广播数据且基于所述广播数据同时地实行所述计算。4.根据权利要求2所述的堆叠式存储器装置，其特征在于，所述存储器存储体中的每一者包括多个数据块且所述计算单元中的每一者是针对预定数目个所述数据块来被指派的。5.根据权利要求2所述的堆叠式存储器装置，其特征在于，所述计算半导体裸片中的每一者还包括多个存储体加法器，且所述存储体加法器中的每一者对所述存储器存储体中的每一者中的所述计算单元的输出进行求和以产生存储体结果信号。6.根据权利要求1所述的堆叠式存储器装置，其特征在于，所述计算单元中的每一者包括用于接收所述内部数据的第一输入端子及用于接收所述广播数据的第二输入端子，所述第一输入端子连接到输入-输出感测放大器的输出端子，且所述第二输入端子连接到输入-输出驱动器的输入端子，所述输入-输出感测放大器对全局输入-输出线上的信号进行放大，所述输入-输出驱动器驱动所述全局输入-输出线。7.根据权利要求1所述的堆叠式存储器装置，其特征在于，所述存储器半导体裸片中的至少一者是不包括所述计算单元的输入-输出半导体裸片。8.根据权利要求7所述的堆叠式存储器装置，其特征在于，所述广播数据被从所述输入-输出半导体裸片直接传输到所述计算半导体裸片而不通过所述逻辑半导体裸片。9.根据权利要求7所述的堆叠式存储器装置，其特征在于，所述输入-输出半导体裸片以所述广播数据同时驱动多条数据总线，且所述计算半导体裸片中的每一者通过所述多条数据总线中的对应一条数据总线来接收所述广播数据。10.根据权利要求7所述的堆叠式存储器装置，其特征在于，所述输入-输出半导体裸片以所述广播数据驱动与所述输入-输出半导体裸片对应的数据总线，且所述计算半导体裸片中的每一者通过与所述输入-输出半导体裸片对应的所述数据总线来接收所述...

【专利技术属性】
技术研发人员：申岘昇，崔益准，金昭映，卞泰奎，尹载允，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国,KR