非易失性存储器装置及其读出方法制造方法及图纸

一种非易失性存储器装置包括多电平单元。所述非易失性存储器装置的读出方法包括：在第一预充电间隔期间，对位线和感测输出节点进行预充电；通过在第一发展时间期间使所述感测输出节点发展并读出所述感测输出节点的第一电压电平来识别所选择的存储器单元的第一状态；将所述感测输出节点预充电至第二感测输出预充电电压；以及通过在不同于所述第一发展时间的第二发展时间期间使所述感测输出节点发展并读出所述感测输出节点的第二电压电平，从与所述第一状态相邻的第二状态识别所选择的存储器单元的所述第一状态。

【技术实现步骤摘要】
非易失性存储器装置及其读出方法相关申请的交叉引用本申请要求享有于2017年9月25日向韩国知识产权局提交的韩国专利申请No.10-2017-0123649的优先权，其公开内容通过引用整体并入本文。
本公开涉及非易失性存储器装置。更具体地，本公开涉及非易失性存储器装置及其读出方法。
技术介绍
可以将半导体存储器装置划分为当电源被关闭时丢失其中存储的数据的易失性存储器装置，以及当电源被关闭时不丢失存储在其中的数据的非易失性存储器装置。易失性半导体存储器装置可以具有快速的读取和写入速度，但是当外部电源被切断时，存储在其中的内容会丢失。另一方面，与易失性半导体存储器装置相比，非易失性半导体存储器装置会具有慢的读取和写入速度，但是即使当外部电源被切断时，也可以保持内容。近年来，在非易失性半导体存储器装置中需要更高的操作速度。因此，需要减少从非易失性半导体存储器装置读取数据或验证写入操作所需的时间，并已为此提出了各种方法。
技术实现思路
本公开提供了非易失性存储器装置的读出，以通过例如仅一次位线电压预充电读出多个编程状态来减少位线电压预充电所需的时间。根据本公开的一方面，一种非易失性存储器装置包括多个多电平单元。所述非易失性存储器装置的读出方法包括：在第一预充电间隔期间，分别将选择的存储器单元的位线和连接至所述位线的感测输出节点预充电至位线预充电电压和第一感测输出预充电电压；通过在第一发展时间期间使所述感测输出节点发展并在第一读出点处读出所述感测输出节点的第一电压电平来识别所选择的存储器单元的第一状态；在第二预充电间隔期间将所述感测输出节点预充电至第二感测输出预充电电压；以及通过在不同于所述第一发展时间的第二发展时间期间使所述感测输出节点发展并且在第二读出点处读出所述感测输出节点的第二电压电平来识别所选择的存储器单元的第二状态。第二状态是与第一状态相邻的编程状态。根据本公开的另一方面，一种非易失性存储器装置包括多个多电平单元。所述非易失性存储器装置的读出方法包括：对所选择的存储器单元的位线和连接到所述位线的感测输出节点进行预充电；将第一读出电压施加到所选择的存储器单元所位于的所选择的字线；在发展间隔期间使所述感测输出节点发展；以及在所述发展间隔期间多次读出所述感测输出节点。所述多次读出所述感测输出节点包括：在所述发展间隔中，通过在第一读出点处读出所述感测输出节点的第一电压电平来识别所选择的存储器单元的第一状态；以及通过在所述第一读出点之后的第二读出点处读出所述感测输出节点的第二电压电平来识别所选择的存储器单元的第二状态。第二状态是与第一状态相邻的编程状态。根据本公开的另一方面，一种非易失性存储器装置包括多个多电平单元并且被构造为执行连接到所选择的字线的所选择的存储器单元的多个读出循环。所述非易失性存储器装置的读出方法由所述读出循环中的至少一个读出循环执行，并且包括：在第一预充电间隔期间对连接到所选择的存储器单元的位线进行预充电；在所述第一预充电间隔期间将连接到所述位线的感测输出节点预充电至第一感测输出预充电电压；在发展时间期间使所述感测输出节点发展；通过在第一读出间隔期间读出所述感测输出节点的第一电压电平来读出所选择的存储器单元的第i编程状态(i是整数)；在第二预充电间隔期间将所述感测输出节点预充电至第二感测输出预充电电压；在一个时段期间使所述感测输出节点发展，所述时间段比所述发展时间长所述发展时间中的变化量；以及通过在第二读出间隔期间读出所述感测输出节点的第二电压电平来读出所选择的存储器单元的第(i+1)编程状态。附图说明根据以下结合附图来理解的详细描述，将更清楚地理解本公开的实施例，在附图中：图1示出了根据本公开的示例实施例的存储器系统；图2示出了根据本公开的示例实施例的存储器装置；图3A和图3B示出根据本公开的示例实施例的存储器块；图4示出了根据本公开的示例实施例的存储器系统；图5A和图5B分别示出了根据本公开的示例实施例的存储器单元的阈值电压的分布；图6示出了根据本公开的示例实施例的页面缓存器；图7示出了根据本公开的示例实施例的读出操作时序图；图8A示出了根据本公开的示例实施例的根据多电平单元的阈值电压的分布的一部分；图8B示出了根据本公开的示例实施例的读出操作时序图；图8C示出了根据本公开的示例实施例的包括两步读出操作的编程方法的时序图；图9A至图9C示出了根据本公开的示例实施例的读出操作时序图；图10A和图10B示出了根据本公开的另一示例实施例的读出操作时序图；图11示出了根据本公开的另一示例实施例的读出操作时序图；图12示出了根据本公开的另一示例实施例的读出操作时序图；图13示出了根据本公开的示例实施例的根据多电平单元的阈值电压的分布的一部分；图14示出了根据本公开的示例实施例的读出操作的流程图；图15示出了根据本公开的另一示例实施例的读出操作的流程图；以及图16示出了根据本公开的示例实施例的固态盘(SSD)系统。具体实施方式在下文中，将参照附图来详细描述本公开的实施例。图1示出了根据本公开的示例实施例的存储器系统10。存储器系统10可以包括存储器装置100和存储器控制器200。响应于从存储器控制器200接收的信号，存储器装置100可以执行诸如写入、读取和擦除数据DATA的操作。存储器装置100可以包括存储器单元阵列1000(MCA)和控制逻辑1600。尽管存储器装置100被示出为包括一个存储器单元阵列1000，但是本公开的实施例不限于此。例如，存储器装置100可以包括多个存储器单元阵列1000。存储器单元阵列1000可以包括在多个字线和多个位线彼此交叉的区域中的多个存储器单元，并且存储器单元可以是非易失性存储器单元。存储器装置100可以包括NAND闪存、垂直NAND(VNAND)闪存、NOR闪存、电阻式随机存取存储器(RAM)(RRAM)、相变RAM(PRAM)、磁阻式RAM(MRAM)、铁电RAM(FRAM)、自旋转移矩RAM(STT-RAM)等。存储器装置100可以实现为如图3A所示的二维阵列结构，或者可以实现为如图3B所示的三维阵列结构。在下文中，为了便于解释，假设存储器装置100是NAND闪存装置，但是除非特别指出，否则本公开的实施例不限于此。存储器单元阵列1000可以包括多个存储器块。然而，在下文中，为了便于解释，将仅示出一个块。存储器块可以包括多个存储器单元。每个存储器单元可以是存储两位或更多位数据的多电平单元(MLC)。例如，每个存储器单元可以是存储2位数据的2位MLC、存储3位数据的三电平单元(TLC)、存储4位数据的四电平单元(QLC)或存储5位或更多位数据的MLC。然而，本公开不限于此，并且例如，一些存储器单元可以是存储1位数据的单电平单元(SLC)，而一些其他存储器单元可以是MLC。控制逻辑1600可以输出存储器装置100中的各种内部控制信号，并且可以作为整体来控制存储器装置100中的各种操作。控制逻辑1600可以包括读出控制器1620。读出控制器1620可以控制存储器装置100执行数据读取操作或数据写入验证操作所需的各种参数，例如感测输出预充电电压和读出时序。数据读取操作或数据写入验证操作可以被称为读出操作。可以参考以下附图来理解对读出操作的控制的详细描述。存储器本文档来自技高网...

【技术保护点】
1.一种非易失性存储器装置的读出方法，所述非易失性存储器装置包括多个多电平单元，所述读出方法包括：在第一预充电间隔期间，分别将选择的存储器单元的位线和连接至所述位线的感测输出节点预充电至位线预充电电压和第一感测输出预充电电压；通过在第一发展时间期间使所述感测输出节点发展并在第一读出点处读出所述感测输出节点的第一电压电平来识别所选择的存储器单元的第一状态；在第二预充电间隔期间将所述感测输出节点预充电至第二感测输出预充电电压；以及通过在不同于所述第一发展时间的第二发展时间期间使所述感测输出节点发展并且在第二读出点处读出所述感测输出节点的第二电压电平来识别所选择的存储器单元的第二状态，其中，所述第二状态是与所述第一状态相邻的编程状态。

【技术特征摘要】
2017.09.25 KR 10-2017-01236491.一种非易失性存储器装置的读出方法，所述非易失性存储器装置包括多个多电平单元，所述读出方法包括：在第一预充电间隔期间，分别将选择的存储器单元的位线和连接至所述位线的感测输出节点预充电至位线预充电电压和第一感测输出预充电电压；通过在第一发展时间期间使所述感测输出节点发展并在第一读出点处读出所述感测输出节点的第一电压电平来识别所选择的存储器单元的第一状态；在第二预充电间隔期间将所述感测输出节点预充电至第二感测输出预充电电压；以及通过在不同于所述第一发展时间的第二发展时间期间使所述感测输出节点发展并且在第二读出点处读出所述感测输出节点的第二电压电平来识别所选择的存储器单元的第二状态，其中，所述第二状态是与所述第一状态相邻的编程状态。2.根据权利要求1所述的读出方法，其中，所述第二状态对应于比所述第一状态更多的电子被注入到所选择的存储器单元的浮置栅极的编程状态，并且所述第二发展时间长于所述第一发展时间。3.根据权利要求2所述的读出方法，其中，所述第二感测输出预充电电压大于所述第一感测输出预充电电压。4.根据权利要求2所述的读出方法，还包括：在所述第一读出点之前，将第一读出电压施加到所选择的存储器单元所位于的所选择的字线；以及在所述第二读出点之前，将与第一读出电压不同的第二读出电压施加到所选择的字线。5.根据权利要求4所述的读出方法，其中，所述第二读出电压大于所述第一读出电压，并且所述第二读出电压和所述第一读出电压之间的差值小于与所述第一状态相对应的分布的阈值电压宽度。6.根据权利要求1所述的读出方法，还包括：在第三预充电间隔期间将所述感测输出节点预充电至第三感测输出预充电电压；以及通过在不同于所述第一发展时间和所述第二发展时间的第三发展时间期间使所述感测输出节点发展并且在第三读出点处读出所述感测输出节点的第三电压电平来识别与所选择的存储器单元的所述第二状态相邻的第三状态。7.根据权利要求6所述的读出方法，其中，所述第三状态对应于比所述第二状态注入更多的电子到所选择的存储器单元的浮置栅极的编程状态，并且所述第二状态对应于比所述第一状态注入更多的电子到所选择的存储器单元的浮置栅极的编程状态，并且所述第三发展时间长于所述第二发展时间，并且所述第二发展时间长于所述第一发展时间。8.根据权利要求1所述的读出方法，其中，所述第一状态对应于比所述第二状态注入更多的电子到所选择的存储器单元的浮置栅极的编程状态，并且所述第一发展时间长于所述第二发展时间。9.根据权利要求8所述的读出方法，其中，所述第一感测输出预充电电压大于所述第二感测输出预充电电压。10.根据权利要求8所述的读出方法，还包括：在所述第一读出点之前，将第一读出电压施加到所选择的存储器单元所位于的所选择的字线；以及在所述第二读出点之前，将小于所述第一读出电压的第二读出电压施加到所选择的字线，其中，所述第一读出电压与所述第二读出电压之间的差值小于与所述第一状态相对应的分布的阈值电压宽度。11.根据权利要求1所述的读出方法，其中，所述非易失性存储器装置包括控制逻辑，并且所述第一感测输出预充电电压、所述第二感测输出预充电电压、所述第一发展时间和...

【专利技术属性】
技术研发人员：刘忠昊，边大锡，方真培，李仟颜，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国,KR