存储器装置及其操作方法、存储器控制器的操作方法制造方法及图纸

提供了一种基于多写命令执行数据写操作的存储器装置及其操作方法以及一种存储器控制器的操作方法。包括多个分块的存储器装置的操作方法包括步骤：接收写命令以及对应于该写命令的数据和地址；将该写命令解码；以及响应于指示写命令对应于多写命令的解码结果，利用基于接收到的地址的内部地址产生操作将相同数据一起写入两个或更多个分块中。

【技术实现步骤摘要】
存储器装置及其操作方法、存储器控制器的操作方法相关申请的交叉引用本申请要求于2017年9月26日在韩国知识产权局提交的韩国专利申请No.10-2017-0124534的优先权，该申请的全部内容以引用方式并入本文中。
本专利技术构思涉及存储器装置，并且更具体地说，涉及用于基于多写命令执行数据写操作的存储器装置及其操作方法、存储器控制器的操作方法。
技术介绍
用于高性能电子系统的半导体存储器装置的容量和速度正在增加。作为这种半导体存储器装置的一个示例，动态随机存取存储器(DRAM)是一种易失性存储器，它可基于存储在电容器中的电荷来读和/或写数据。DRAM可包括具有多个分块(bank)的存储器单元阵列，并且可从存储器控制器接收与其对应的写命令和数据。DRAM可被构造为基于对写命令进行解码的结果将数据存储在所述多个分块中。对存储器系统进行增强可包括提高DRAM和/或与DRAM关联的存储器控制器的操作的效率。
技术实现思路
本专利技术构思提供了存储器装置、其操作方法以及存储器控制器的操作方法，其改进了数据写操作以提高存储器系统的性能。根据本专利技术构思的一方面，提供了一种包括多个分块的存储器装置的操作方法，所述操作方法包括步骤：接收写命令以及对应于该写命令的数据和地址；将该写命令解码；以及响应于指示写命令对应于多写命令的解码结果，利用基于接收到的地址的内部地址产生操作将相同数据一起写入两个或更多个分块中。根据本专利技术构思的另一方面，提供了一种用于控制存储器装置的存储器控制器的操作方法，所述操作方法包括步骤：从主机接收用于存储器装置的初始化请求；响应于初始化请求，产生多写命令，以将相同初始化数据一起写入存储器装置的两个或更多个分块中；将多写命令传输至存储器装置；以及将标准写命令和指示存储器装置的其中将写入数据的分块的位置的地址传输至存储器装置。这里，传输至存储器装置的多写命令和标准写命令分别包括多个字段。多写命令的所述多个字段的第一组合与标准写命令的所述多个字段的第二组合不同。根据本专利技术构思的另一方面，提供了一种存储器装置，其包括：存储器单元阵列，其包括多个分块；命令解码器，其被构造为将从存储器控制器接收到的写命令和地址解码，以控制针对所述多个分块的写操作；以及分块控制器块，其被构造为选择所述多个分块中的其中将写入数据的一个或多个分块。响应于命令解码器将写命令解码为标准写命令，将数据写入由从存储器控制器接收到的地址指示的所述多个分块中的一个分块中。响应于命令解码器将写命令解码为多写命令，通过内部分块选择操作，将数据一起写入存储器单元阵列的所述多个分块中的两个或更多个分块中。附图说明通过以下结合附图的详细描述，将更清楚地理解本专利技术构思的实施例，在附图中：图1是示出根据本专利技术构思的示例实施例的存储器系统的框图；图2是示出根据本专利技术构思的示例实施例的存储器系统的另一示例的框图；图3是示出多写操作的示例的存储器装置的框图；图4和图5是示出根据本专利技术构思的示例实施例的存储器装置的操作方法的流程图；图6A和图6B是示出本专利技术构思的实施例应用于低功率双倍数据速率(LPDDR)或高带宽存储器(HBM)的示例的框图；图7是示出用于定义多写命令的命令/地址信号的实施示例的表；图8是示出选择将在其上执行多写的多个分块的示例的表；图9是示出根据本专利技术构思的实施例的数据在存储器装置中多写的操作示例的框图；图10是示出与分块地址的至少一个比特关联的无关比特的示例的表；图11A、图11B和图11C是示出基于图10的表的分块选择操作的示例的框图；图12和图13是示出根据本专利技术构思的实施例的存储器系统的实施示例和操作方法的示图；图14和图15是示出根据本专利技术构思的其它实施例的存储器装置的实施示例和操作方法的示图；图16是示出根据本专利技术构思的其它实施例的存储器系统的实施示例和操作方法的示图；以及图17A和图17B是示出根据本专利技术构思的其它实施例的存储器装置的实施示例和操作方法的示图。具体实施方式下文中，将参照附图描述实施例。图1是示出根据本专利技术构思的示例实施例的存储器系统10的框图。参照图1，存储器系统10可包括存储器控制器100和存储器装置200。存储器控制器100可将各种信号提供至存储器装置200以控制诸如读和/或写的存储器操作。例如，存储器控制器100可将命令CMD和地址ADD提供至存储器装置200，以访问存储器装置200的存储器单元阵列210的数据DATA。命令CMD可包括用于诸如数据的读和/或写的标准存储器操作的命令。另外，根据本专利技术构思的示例实施例，命令CMD可包括多写命令CMD_MWR，其向存储器装置200发布请求以执行多写操作(例如，向多个存储器位置重复地写数据)。例如，存储器控制器100可包括多写命令产生器110，并且多写命令产生器110可产生多写命令CMD_MWR。存储器控制器100可根据主机HOST的请求访问存储器装置200。存储器控制器100可通过利用各种协议与主机HOST通信，例如，存储器控制器100可通过利用例如快速外围组件互连(PCI-E)、高级技术附件(ATA)、串行ATA(SATA)、并行ATA(PATA)和/或串行连接SCSI(SAS)的接口协议与主机HOST通信。另外，可将例如通用串行总线(USB)、多媒体卡(MMC)、增强小型磁盘接口(ESDI)和/或集成驱动电路(IDE)的各种接口协议应用于主机HOST与存储器控制器100之间的协议。存储器装置200可包括存储器单元阵列210，其包括多个分块BANK1至BANKK和多写控制电路220。例如，存储器装置200可为动态随机存取存储器(DRAM)，诸如双倍数据速率同步动态随机存取存储器(DDRSDRAM)、低功率双倍数据速率(LPDDR)SDRAM、图形双倍数据速率(GDDR)SDRAM或Rambus动态随机存取存储器(RDRAM)。然而，当前实施例不限于此，例如，存储器装置200可通过诸如闪速存储器、磁性RAM(MRAM)、铁电RAM(FeRAM)、相变RAM(PRAM)和/或电阻RAM(ReRAM)的非易失性存储器实施。根据实施例，可以在存储器控制器100和存储器装置200之间定义各种命令，并且可定义发布请求以执行诸如写和/或读的标准存储器操作的命令。如本文所用，“标准存储器操作”可为不使用本文所述的多写数据操作的存储器操作。另外，根据实施例，可定义用于请求存储器控制器100与存储器装置200之间的特定存储器操作的命令。例如，存储器控制器100可产生多写命令CMD_MWR，其发布请求以将相同数据DATA写入存储器单元阵列210的多个其它区中。例如，存储器控制器100可产生多写命令CMD_MWR，其发布请求以将相同数据DATA一起(例如，同时或不同时地)写入多个分块中，并且存储器控制器100可将该多写命令CMD_MWR提供至存储器装置200。在一些实施例中，被一起写入意味着：数据被同时写入所述多个分块中的每一个中。在一些实施例中，被一起写入意味着：作为单个多写命令的结果，将相同数据写入所述多个分块中的每一个，但是在所述多个分块中的各个分块中的数据的写入可错开(例如，不同时)。例如，命令可以通过多个信号的组合来实现，并且表示数据写操作中的标准写命令的信号的组合可与表示本文档来自技高网...

【技术保护点】
1.一种包括多个分块的存储器装置的操作方法，所述操作方法包括步骤：接收写命令以及对应于所述写命令的数据和地址；将所述写命令解码；以及响应于指示所述写命令对应于多写命令的解码结果，利用基于接收到的地址的内部地址产生操作将相同数据一起写入两个或更多个分块中。

【技术特征摘要】
2017.09.26 KR 10-2017-01245341.一种包括多个分块的存储器装置的操作方法，所述操作方法包括步骤：接收写命令以及对应于所述写命令的数据和地址；将所述写命令解码；以及响应于指示所述写命令对应于多写命令的解码结果，利用基于接收到的地址的内部地址产生操作将相同数据一起写入两个或更多个分块中。2.根据权利要求1所述的操作方法，还包括：响应于指示所述写命令对应于标准写命令的解码结果，将所述数据写入由接收到的地址指示的一个分块中。3.根据权利要求1所述的操作方法，其中，基于低功率双倍数据速率通信接口，利用包括字段CA0、CA1、CA2、CA3、CA4和CA5的命令/地址信号，所述存储器装置与存储器控制器进行所述写命令的通信。4.根据权利要求3所述的操作方法，其中，所述写命令包括第一写命令的与时钟信号的上升沿同步的第一部分和所述第一写命令的与所述时钟信号的下降沿同步的第二部分，并且其中，通过解码与所述第一写命令的与时钟信号的上升沿同步的第一部分的字段CA0、CA1、CA2、CA3、CA4和CA5中的至少一个有关信息来确定所述多写命令。5.根据权利要求4所述的操作方法，其中，通过进一步解码与所述第一写命令的与时钟信号的下降沿同步的第二部分的字段CA0、CA1、CA2、CA3、CA4和CA5中的至少一个有关的信息来确定所述多写命令。6.根据权利要求5所述的操作方法，其中，响应于所述第一写命令的与时钟信号的下降沿同步的第二部分的CA3字段具有第一逻辑值，确定所述写命令为所述多写命令，并且其中，响应于所述第一写命令的第二部分的CA3字段具有第二逻辑值，确定所述写命令为除所述多写命令以外的命令。7.根据权利要求4所述的操作方法，其中，所述写命令还包括在所述第一写命令之后与所述时钟信号的下一周期同步的第二列访问选通命令，并且其中，其中写入相同数据的所述两个或更多个分块基于包括在所述第二列访问选通命令中的多个字段中的至少一个。8.根据权利要求1所述的操作方法，其中，所述存储器装置还包括地址产生器，其被构造为存储对应于接收到的地址的多个内部地址，并且其中，所述操作方法还包括：基于接收到的所述地址的值产生用于选择所述两个或更多个分块的两个或更多个内部地址。9.根据权利要求1所述的操作方法，其中，基于包括在接收到的地址中的分块地址的至少一个无关比特来选择所述两个或更多个分块。10.根据权利要求9所述的操作方法，其中，所述分块地址的至少一个无关比特的位置被构造为基于所述写命令的至少一个字段而变化。11.根据权利要求1所述的操作方法，其中，响应于所述多写命令，将相同数据写在所述两个或更多个分块的相同列位置。12.一种用于控制存储器装置的存储器控制器的操作方法，所述操作方法包括步骤：从主机接收用于所述存储器装置的初始化请求；响应于所述初始化请求，产生多写命令，以将相同初始化数据一起写入所述存储器装置的两个或更多个分块中；将所述多写命令传输至所述存储器装置；以及将标准写命令和指示存储器装置的其中将写入数据的分块的位置的地址传输至所述存储器装置，其中，传输至所述存储器装置的所述多写命令和所述标准写命令分别包括多个字段，其中，所述多写命令的多个字段的第一组合与所述标准写命令的多个字段的第二组合不同。13.根据权利要求12所述的操作方法，其中，在所述存储器装置中设置所述初...

【专利技术属性】
技术研发人员：孙钟弼，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国,KR