半导体元件及其制作方法技术

本发明专利技术公开一种半导体元件及其制作方法。该制作半导体元件的方法为，首先形成一栅极结构于一基底上，然后形成一接触洞蚀刻停止层于栅极结构上，形成一层间介电层于接触洞蚀刻停止层上，之后进行一固化制作工艺使接触洞蚀刻停止层的氧浓度不同于层间介电层的氧浓度，并再进行一金属栅极置换制作工艺将该栅极结构转换为金属栅极。

【技术实现步骤摘要】
半导体元件及其制作方法
本专利技术涉及一种制作半导体元件的方法，尤其是涉及一种形成层间介电层之后利用固化制作工艺来降低栅极结构与源极/漏极区域间的重叠电容值(capacitanceoverlap,Cov)的方法。
技术介绍
在现有半导体产业中，多晶硅系广泛地应用于半导体元件如金属氧化物半导体(metal-oxide-semiconductor，MOS)晶体管中，作为标准的栅极填充材料选择。然而，随着MOS晶体管尺寸持续地微缩，传统多晶硅栅极因硼穿透(boronpenetration)效应导致元件效能降低，及其难以避免的空乏效应(depletioneffect)等问题，使得等效的栅极介电层厚度增加、栅极电容值下降，进而导致元件驱动能力的衰退等困境。因此，半导体业界更尝试以新的栅极填充材料，例如利用功函数(workfunction)金属来取代传统的多晶硅栅极，用以作为匹配高介电常数(High-K)栅极介电层的控制电极。然而，在现今金属栅极晶体管制作过程中，由于间隙壁与接触洞蚀刻停止层等元件通常均由具有较高介电常数的材料所构成，使栅极结构与源极/漏极区域之间的重叠电容值(capacitanceoverlap,Cov)无法控制在一较佳的范围内，进而影响元件效能。因此如何改良现今制作工艺以解决上述问题即为现今一重要课题。
技术实现思路
本专利技术一实施例公开一种制作半导体元件的方法。首先形成一栅极结构于一基底上，然后形成一接触洞蚀刻停止层于栅极结构上，形成一层间介电层于接触洞蚀刻停止层上，之后进行一固化制作工艺使接触洞蚀刻停止层的氧浓度不同于层间介电层的氧浓度，并再进行一金属栅极置换制作工艺将该栅极结构转换为金属栅极。本专利技术又一实施例公开一种半导体元件，其主要包含一栅极结构设于基底上，一间隙壁环绕栅极结构，一接触洞蚀刻停止层设于间隙壁旁以及一层间介电层环绕该接触洞蚀刻停止层，其中该接触洞蚀刻停止层的氧浓度不同于该层间介电层的氧浓度。附图说明图1至图5为本专利技术优选实施例制作一半导体元件的方法示意图。主要元件符号说明12基底14鳍状结构16栅极结构18栅极介电层20栅极材料层22第一硬掩模24第二硬掩模26间隙壁28偏位间隙壁30主间隙壁32源极/漏极区域34外延层36接触洞蚀刻停止层38层间介电层40栅极介电层42高介电常数介电层44功函数金属层46低阻抗金属层48金属栅极50硬掩模52接触插塞具体实施方式请参照图1至图5，图1至图5为本专利技术优选实施例制作一半导体元件的方法示意图。如图1所示，首先提供一基底12，例如一硅基底或硅覆绝缘(SOI)基板，其上可定义有一晶体管区，例如一PMOS晶体管区或一NMOS晶体管区。基底12上具有至少一鳍状结构14及一绝缘层(图未示)，其中鳍状结构14的底部被绝缘层，例如氧化硅所包覆而形成浅沟隔离。需注意的是，本实施例虽以制作非平面型场效晶体管(non-planar)例如鳍状结构场效晶体管为例，但不局限于此，本专利技术又可应用至一般平面型(planar)场效晶体管，此实施例也属本专利技术所涵盖的范围。依据本专利技术一实施例，鳍状结构14较佳通过侧壁图案转移(sidewallimagetransfer,SIT)技术制得，其程序大致包括：提供一布局图案至电脑系统，并经过适当地运算以将相对应的图案定义于光掩模中。后续可通过光刻及蚀刻制作工艺，以形成多个等距且等宽的图案化牺牲层于基底上，使其个别外观呈现条状。之后依序施行沉积及蚀刻制作工艺，以于图案化牺牲层的各侧壁形成间隙壁。继以去除图案化牺牲层，并在间隙壁的覆盖下施行蚀刻制作工艺，使得间隙壁所构成的图案被转移至基底内，再伴随鳍状结构切割制作工艺(fincut)而获得所需的图案化结构，例如条状图案化鳍状结构。除此之外，鳍状结构14的形成方式又可包含先形成一图案化掩模(图未示)于基底12上，再经过一蚀刻制作工艺，将图案化掩模的图案转移至基底12中以形成鳍状结构。另外，鳍状结构的形成方式也可以先形成一图案化硬掩模层(图未示)于基底12上，并利用外延制作工艺于暴露出于图案化硬掩模层的基底12上成长出例如包含硅锗的半导体层，而此半导体层即可作为相对应的鳍状结构。这些形成鳍状结构的实施例均属本专利技术所涵盖的范围。接着可于基底12上形成至少一栅极结构16或虚置栅极。在本实施例中，栅极结构16的制作方式可依据制作工艺需求以先栅极(gatefirst)制作工艺、后栅极(gatelast)制作工艺的先高介电常数介电层(high-kfirst)制作工艺以及后栅极制作工艺的后高介电常数介电层(high-klast)制作工艺等方式制作完成。以本实施例的后高介电常数介电层制作工艺为例，可先依序形成一栅极介电层18或介质层、一由多晶硅所构成的栅极材料层20、一第一硬掩模22以及第二硬掩模24于基底12上，并利用一图案化光致抗蚀剂(图未示)当作掩模进行一图案转移制作工艺，以单次蚀刻或逐次蚀刻步骤，去除部分第二硬掩模24、部分第一硬掩模22、部分栅极材料层20以及部分栅极介电层18，然后剥除图案化光致抗蚀剂，以于基底12上形成由图案化的栅极介电层18、图案化的栅极材料层20、图案化的第一硬掩模22以及图案化的第二硬掩模24所构成的栅极结构16。然后在栅极结构16侧壁形成至少一间隙壁26，于间隙壁26两侧的鳍状结构14以及/或基底12中形成一源极/漏极区域32及/或外延层34，选择性于源极/漏极区域32及/或外延层34的表面形成一金属硅化物(图未示)，并形成一接触洞蚀刻停止层36于基底12表面以及栅极结构16上。在本实施例中，间隙壁26可为单一间隙壁或复合式间隙壁，例如可细部包含一偏位间隙壁28以及一主间隙壁30。其中偏位间隙壁28与主间隙壁30可包含相同或不同材料，且两者均可选自由氧化硅、氮化硅、氮氧化硅(SiON)以及氮碳化硅(SiCN)所构成的群组。源极/漏极区域32可依据所置备晶体管的导电型式而包含不同掺质，例如可包含P型掺质或N型掺质。接触洞蚀刻停止层36则较佳包含氮化硅或氮碳化硅，但均不局限于此。然后如图2所示，先形成一由二氧化硅或氧碳化硅(siliconoxycarbide,SiOC)所构成的层间介电层38于接触洞蚀刻停止层36上，再进行一固化制作工艺来提升主间隙壁30的强度。从细部来看，本实施例所进行的固化制作工艺较佳为一极紫外光(extremeultraviolet,EUV)固化制作工艺，其中固化制作工艺较佳在进行紫外光照射的同时通入臭氧(O3)并搭配进行一热处理制作工艺，由此改变间隙壁26以及接触洞蚀刻停止层36的介电常数并同时降低栅极结构16与源极/漏极区域32之间所产生的重叠电容值(capacitanceoverlap,Cov)。值得注意的是，本实施例的主间隙壁30以及接触洞蚀刻停止层36在进行固化制作工艺之前较佳由介电常数较高的材料所构成，例如主间隙壁30以及接触洞蚀刻停止层36均较佳由氮碳化硅(SiCN)所构成。由于本实施例在进行上述固化制作工艺时主要通过热处理将臭氧中的氧原子驱入主间隙壁30、接触洞蚀刻停止层36以及层间介电层38内，因此主间隙壁30、接触洞蚀刻停止层36以及层间介电层38等在进行极紫外光固化制作工艺后较佳转换为较低介电常数的材料。更具体本文档来自技高网...

【技术保护点】
1.一种制作半导体元件的方法，包含：形成一栅极结构于一基底上；形成一层间介电层于该栅极结构周围；进行一固化制作工艺；以及进行一金属栅极置换制作工艺将该栅极结构转换为金属栅极。

【技术特征摘要】
1.一种制作半导体元件的方法，包含：形成一栅极结构于一基底上；形成一层间介电层于该栅极结构周围；进行一固化制作工艺；以及进行一金属栅极置换制作工艺将该栅极结构转换为金属栅极。2.如权利要求1所述的方法，还包含：形成一接触洞蚀刻停止层于该栅极结构上；形成该层间介电层于该接触洞蚀刻停止层上；进行该固化制作工艺并使该接触洞蚀刻停止层的氧浓度不同于该层间介电层的氧浓度。3.如权利要求2所述的方法，其中该层间介电层的氧浓度高于该接触洞蚀刻停止层的氧浓度。4.如权利要求2所述的方法，其中该接触洞蚀刻停止层表面的氧浓度高于该接触洞蚀刻停止层内的氧浓度。5.如权利要求1所述的方法，还包含进行该固化制作工艺，并使该接触洞蚀刻停止层以及该层间介电层具有相同介电常数。6.如权利要求1所述的方法，另包含形成一间隙壁于该栅极结构周围，其中该间隙壁包含一偏位间隙壁以及一主间隙壁。7.如权利要求6所述的方法，还包含进行该固化制作工艺使该主侧壁、该接触洞蚀刻停止层以及该层间介电层具有相同介电常数。8.如权利要求1所述的方法，还包含：进行一平坦化制作工艺去除部分该层间介电层；以及进...

【专利技术属性】
技术研发人员：许得彰，陈俊嘉，王尧展，
申请(专利权)人：联华电子股份有限公司，
类型：发明
国别省市：中国台湾,71