集成电路器件制造技术

一种集成电路器件可以包括成对的线结构。每对线结构可以包括在第一水平方向上在衬底之上延伸的一对导电线、以及分别覆盖一对导电线的一对绝缘盖图案。集成电路器件可以包括在成对的线结构之间的导电插塞、以及在成对的绝缘盖图案之间接触导电插塞的顶表面的金属硅化物膜。在垂直于第一水平方向的第二水平方向上，导电插塞可以在成对的导电线之间具有第一宽度并在成对的绝缘盖图案之间具有第二宽度，其中第二宽度大于第一宽度。

【技术实现步骤摘要】
集成电路器件
本专利技术构思涉及集成电路器件，更具体地，涉及包括彼此相邻的多个导电图案的集成电路器件。
技术介绍
近来，随着集成电路器件快速按比例缩小，多个布线之间的间隔减小。因此，由于布置在多个布线之间的多个接触插塞所占据的面积(这样的面积在此被称为“接触面积”)逐渐减小，所以难以确保集成电路器件包括足够的接触面积。
技术实现思路
一些示例实施方式提供了具有可确保足够的接触面积以支撑布置在多个布线之间的多个接触插塞的结构的集成电路器件。本专利技术构思提供了具有通过尽可能地增加接触插塞的接触面积而减小接触电阻的结构的集成电路器件，形成在集成电路器件中的有限面积内的接触插塞由于集成电路器件的按比例缩小而具有更小的单位单元尺寸。根据本专利技术构思的一些示例实施方式，一种集成电路器件可以包括成对的线结构，成对的线结构包括在第一水平方向上在衬底之上延伸的成对的导电线、以及分别覆盖成对的导电线的成对的绝缘盖图案。集成电路器件可以包括在成对的线结构之间的导电插塞，导电插塞在成对的导电线之间具有第一宽度并在成对的绝缘盖图案之间具有第二宽度。第一宽度和第二宽度可以在垂直于第一水平方向的第二水平方向上，并且第二宽度可以大于第一宽度。集成电路器件可以包括在成对的绝缘盖图案之间接触导电插塞的顶表面的金属硅化物膜。根据本专利技术构思的一些示例实施方式，一种集成电路器件可以包括成对的线结构，成对的线结构包括在第一水平方向上在衬底之上延伸的成对的导电线、以及分别覆盖成对的导电线的成对的绝缘盖图案。集成电路器件可以包括在成对的线结构之间布置成行的多个接触结构、以及在成对的线结构之间顺序地布置在所述多个接触结构中的相邻接触结构之间的多个绝缘障碍物(fence)。所述多个接触结构中的每个接触结构可以包括导电插塞，导电插塞在第二水平方向上在成对的导电线之间具有第一宽度并在第二水平方向上在成对的绝缘盖图案之间具有第二宽度。第二水平方向可以垂直于第一水平方向，其中第二宽度大于第一宽度。集成电路器件可以包括接触导电插塞的顶表面的金属硅化物膜。附图说明本专利技术构思的实施方式将由以下结合附图的详细描述被更清楚地理解，附图中：图1是示出根据本专利技术构思的一些示例实施方式的集成电路器件的存储单元阵列区域的主要构造的示意平面布局；图2A是示出根据本专利技术构思的一些示例实施方式的集成电路器件的主要部分剖视图，图2B和2C分别是图2A的局部区域的俯视图；图3A是示出根据本专利技术构思的一些示例实施方式的集成电路器件的主要部分剖视图，图3B是图3A的局部区域的俯视图；图4A是示出根据本专利技术构思的一些示例实施方式的集成电路器件的主要部分剖视图，图4B是图4A的局部区域的俯视图；图5A是示出根据本专利技术构思的一些示例实施方式的集成电路器件的主要部分剖视图，图5B是图5A的局部区域的俯视图；图6A是示出根据本专利技术构思的一些示例实施方式的集成电路器件的主要部分剖视图，图6B是图6A的局部区域的俯视图；图7A是示出根据本专利技术构思的一些示例实施方式的集成电路器件的主要部分剖视图，图7B和7C分别是图7A的局部区域的俯视图；图8是示出根据本专利技术构思的一些示例实施方式的集成电路器件的主要部分剖视图；图9A是示出根据本专利技术构思的一些示例实施方式的集成电路器件的主要部分剖视图，图9B是图9A的局部区域的俯视图；图10A是示出根据本专利技术构思的一些示例实施方式的集成电路器件的主要部分剖视图，图10B是图10A的局部区域的俯视图；图11A是示出根据本专利技术构思的一些示例实施方式的集成电路器件的主要部分剖视图，图11B是图11A的局部区域的俯视图；图12A是示出根据本专利技术构思的一些示例实施方式的集成电路器件的主要部分剖视图，图12B是图12A的局部区域的俯视图；图13A至13M是示出根据本专利技术构思的一些示例实施方式的制造集成电路器件的方法的顺序工艺的剖视图；图14A至14C是示出根据本专利技术构思的一些示例实施方式的在制造集成电路器件的方法中形成多个绝缘间隔物的方法的一示例的顺序工艺的剖视图；图15A是在图13K的俯视图(c)中由“D2”表示的区域的沿线A-A'截取的局部剖视图，图15B是在图13K的俯视图(c)中由“D2”表示的区域的沿线KC-KC'截取的局部剖视图；图16A是在图13L的俯视图(c)中由“D2”表示的区域的沿线A-A'截取的局部剖视图，图16B是在图13L的俯视图(c)中由“D2”表示的区域的沿线LC-LC'截取的局部剖视图；图17是示出根据本专利技术构思的一些示例实施方式的通过制造集成电路器件的方法可获得的结构的一示例的局部剖视图；图18A和18B是示出根据本专利技术构思的一些示例实施方式的制造集成电路器件的方法的顺序工艺的剖视图；图19A至19G是示出根据本专利技术构思的一些示例实施方式的制造集成电路器件的方法的顺序工艺的剖视图；图20A至20C是示出根据本专利技术构思的一些示例实施方式的在制造集成电路器件的方法中形成多个绝缘间隔物的方法的另一示例的顺序工艺的剖视图；图21A是在图19F的俯视图(c)中由“D22”表示的区域的沿线A-A'截取的局部剖视图，图21B是在图19F的俯视图(c)中由“D22”表示的区域的沿线FC-FC'截取的局部剖视图；图22A和22B是示出根据本专利技术构思的一些示例实施方式的通过制造集成电路器件的方法可获得的结构的一示例的局部剖视图；图23A和23B是示出根据本专利技术构思的一些示例实施方式的制造集成电路器件的方法的顺序工艺的剖视图；图24A和24B是示出根据本专利技术构思的一些示例实施方式的制造集成电路器件的方法的顺序工艺的剖视图；以及图25是示出根据本专利技术构思的一些示例实施方式的制造集成电路器件的方法的顺序工艺的剖视图。具体实施方式在下文中，将参照附图详细描述本专利技术构思的示例实施方式。在整个说明书中，同样的部件将由同样的附图标记表示，并将省略其重复描述。图1是示出根据本专利技术构思的一些示例实施方式的集成电路器件10的存储单元阵列区域的主要构造的示意平面布局。参照图1，在集成电路器件10中，多个有源区域ACT可以布置为在平面上在相对于X方向和Y方向的倾斜方向上水平地延伸。多个字线WL可以跨越多个有源区域ACT沿着X方向彼此平行地延伸。在多个字线WL上，多个位线BL可以沿着交叉X方向的Y方向彼此平行地延伸。多个位线BL可以经由直接接触DC连接到多个有源区域ACT。多个掩埋接触BC可以形成在多个位线BL当中彼此相邻的两个位线BL之间。多个导电着落垫LP可以形成在多个掩埋接触BC上。多个掩埋接触BC和多个导电着落垫LP可以将形成在多个位线BL之上的电容器的底电极(未示出)连接到有源区域ACT。多个导电着落垫LP的每个可以布置为至少部分地重叠掩埋接触BC。图2A是示出根据本专利技术构思的一些示例实施方式的集成电路器件100A的主要部分剖视图，图2B是在图2A的剖视图线IIB-IIB'处的局部区域的俯视图，图2C是在图2A的剖视图线IIC-IIC'处的局部区域的俯视图。图2A至2C所示的集成电路器件100A可以构成图1所示的集成电路器件10的一部分。参照图2A至2C，集成电路器件100A包括多个线结构BL和136、以及在多个线结构BL和136当中的一对相邻线结构BL和136之间沿着Y方向布置成行本文档来自技高网...

【技术保护点】
1.一种集成电路器件，包括：成对的线结构，所述成对的线结构包括：在第一水平方向上在衬底之上延伸的成对的导电线，以及分别覆盖所述成对的导电线的成对的绝缘盖图案；导电插塞，其在所述成对的线结构之间，所述导电插塞在所述成对的导电线之间具有第一宽度并且在所述成对的绝缘盖图案之间具有第二宽度，所述第一宽度和所述第二宽度在垂直于所述第一水平方向的第二水平方向上，所述第二宽度大于所述第一宽度；以及金属硅化物膜，其在所述成对的绝缘盖图案之间接触所述导电插塞的顶表面。

【技术特征摘要】
2017.09.22 KR 10-2017-01228811.一种集成电路器件，包括：成对的线结构，所述成对的线结构包括：在第一水平方向上在衬底之上延伸的成对的导电线，以及分别覆盖所述成对的导电线的成对的绝缘盖图案；导电插塞，其在所述成对的线结构之间，所述导电插塞在所述成对的导电线之间具有第一宽度并且在所述成对的绝缘盖图案之间具有第二宽度，所述第一宽度和所述第二宽度在垂直于所述第一水平方向的第二水平方向上，所述第二宽度大于所述第一宽度；以及金属硅化物膜，其在所述成对的绝缘盖图案之间接触所述导电插塞的顶表面。2.根据权利要求1所述的集成电路器件，其中所述导电插塞在所述成对的导电线之间具有第三宽度并且在所述成对的绝缘盖图案之间具有第四宽度，所述第三宽度和所述第四宽度在所述第一水平方向上，所述第四宽度小于所述第三宽度。3.根据权利要求1所述的集成电路器件，其中所述导电插塞包括：下导电插塞，其在所述成对的导电线之间，所述下导电插塞具有隔离于与所述金属硅化物膜的直接接触的顶表面，以及扩大导电插塞，其在所述成对的绝缘盖图案之间，所述扩大导电插塞具有：接触所述下导电插塞的所述顶表面的底表面，以及接触所述金属硅化物膜的顶表面。4.根据权利要求1所述的集成电路器件，其中，在所述导电插塞的侧壁当中，是在所述第一水平方向上彼此相反的两个侧壁的第一侧壁和第二侧壁的每个从所述成对的导电线之间的区域没有台阶地平坦地延伸到所述成对的绝缘盖图案之间的区域。5.根据权利要求1所述的集成电路器件，其中所述导电插塞的所述顶表面接触所述金属硅化物膜，以及所述导电插塞从所述成对的导电线之间的空间一体地延伸到所述成对的绝缘盖图案之间的空间。6.根据权利要求1所述的集成电路器件，还包括：下绝缘间隔物，其在每个导电线与所述导电插塞之间；以及上绝缘间隔物，其在每个绝缘盖图案与所述导电插塞之间，其中所述上绝缘间隔物在所述第二水平方向上的宽度小于所述下绝缘间隔物在所述第二水平方向上的宽度。7.根据权利要求6所述的集成电路器件，其中所述下绝缘间隔物具有在所述第一水平方向上与所述成对的导电线并排延伸的线形状，以及所述上绝缘间隔物具有围绕所述导电插塞的环形状。8.根据权利要求6所述的集成电路器件，其中所述下绝缘间隔物和所述上绝缘间隔物的每个具有在所述第一水平方向上与所述成对的导电线并排延伸的线形状。9.根据权利要求6所述的集成电路器件，其中所述下绝缘间隔物包括下空气间隔物，所述上绝缘间隔物包括与所述下空气间隔物连通的上空气间隔物，以及所述上空气间隔物在所述第二水平方向上的宽度小于所述下空气间隔物在所述第二水平方向上的宽度。10.根据权利要求9所述的集成电路器件，其中所述下空气间隔物具有在所述第一水平方向上与所述成对的导电线并排延伸的线形状，以及所述上空气间隔物具有围绕所述导电插塞的环形状。11.根据权利要求9所述的集成电路器件，其中所述下空气间隔物和所述上空气间隔物的每个具有在所述第一水平方向上与所述成对的导电线并排延伸的线形状。12.根据权利要求1所述的集成电路器件，还包括：在所述成对的导电线之间的成对的绝缘障碍物，所述成对的绝缘障碍物分别接触所述导电插塞的侧壁当中在所述第一水平方向上彼此相反的第一侧壁和第二侧壁。13.根据权利要求12所述的集成电路器件，其中所述成对的绝缘障碍物在所述成对的绝缘盖图案之间的至少部分区域中不接触所述导电插塞。14.根据权利要求12所述的集成电路器件，其中所述导电插塞包括：下导电插塞，其在所述成对的导电线之间，以及扩大导电插塞，其在所述成对的绝缘盖图案之间，以及所述扩大导电插塞包括：在所述扩大导电插塞的底侧处的横向凸起，所述横向凸起沿着所述第一水平方向朝所述成对的绝缘障碍物凸出以接触所述成对的绝缘障碍物，以及在所述第一水平方向上具有比所述横向凸起更小的宽度并且接触所述金属硅化物膜的顶表面。15.根据权利要求14所述的集成电路器件，还包括：下绝缘间隔物，其在每个导电线与所述导电插塞之间；以及上绝缘间隔物...

【专利技术属性】
技术研发人员：安浚爀，金恩靓，金熙中，李基硕，金奉秀，李明东，韩成熙，黄有商，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国,KR