具有采用改善引线设计的引线框架的封装体及其制造制造技术

本申请涉及具有采用改善引线设计的引线框架的封装体及其制造。半导体封装体包括引线框架、裸片、分立电子组件和电连接件。引线框架包括引线和裸片焊盘。一些引线包括其中具有凹部的刻印区域，并且裸片焊盘可包括刻印区域或多个刻印区域。每个刻印区域形成为容纳并限制导电粘合剂流过刻印引线或裸片焊盘的边缘。当被放置在刻印区域上时，边界将导电粘合剂限制在刻印引线或刻印裸片焊盘上的适当位置。通过利用具有刻印区域的引线框架，可以容纳导电粘合剂的流动或导电粘合剂的润湿性并将其限制在刻印引线或刻印裸片焊盘的适当区域，使得导电粘合剂不会引起半导体封装体内的电子组件之间的串扰或半导体封装体内的短路。

【技术实现步骤摘要】
具有采用改善引线设计的引线框架的封装体及其制造
本公开涉及半导体封装体和制造所述半导体封装体的方法，所述半导体封装体具有引线框架，所述引线框架包括具有刻印(engrave)的裸片焊盘和引线，用于在半导体封装体内安装分立电子组件。
技术介绍
随着半导体封装体的消费需求增加，制造商面临零缺陷地制造和形成包括几个裸片和分立电子组件的封装体的重大挑战。当形成包括多个分立电子组件的半导体封装体或系统级封装体(SiP)时，在半导体封装体或系统级封装体(SiP)内可能产生各种缺陷。例如，诸如短路或非预期的电连接的缺陷可能是由于导电粘合剂暴露在封装体的底部而导致。导电粘合剂的这种暴露可能是由导电粘合剂错位、在半导体封装体内耦合分立电子组件时涂覆太多导电粘合剂或具有高润湿性的导电粘合剂造成的。另外，当导电粘合剂不在适当位置或暴露在半导体封装体的表面上时，半导体封装体可能超出规范并且不能用于其预期目的。此外，半导体封装体内的裸片、引线、裸片焊盘或电子组件的任何组合之间的非预期的电连接或串扰可能导致有故障或有缺陷的半导体封装体。另外，在各种电连接件、半导体封装体的多个组件、电子器件内的多个电子组件或半导体封装体内的多个分立电子组件之间的这些缺陷(例如短路和串扰)可能导致半导体封装体或电子器件效率低、有故障和超出规范。形成半导体封装体的一种方法是使用由导电材料制成的引线框架。引线框架包括裸片焊盘和多个引线。首先，将导电粘合剂放置在多个引线的一些引线上。在放置导电粘合剂之后，通过在引线对之间的导电粘合剂由导电粘合剂耦合分立电子组件。一旦分立电子组件已经耦合到引线对，就通过导电粘合剂将裸片耦合到引线框架的裸片焊盘。一旦裸片耦合到裸片焊盘，就在多个引线的各个引线和裸片之间形成电连接件。这些电连接件可以由多个导线形成。在裸片和多个引线的相应引线之间形成电连接件之后，放置模制化合物以包封引线框架、分立电子组件和电连接件。利用上述形成工艺在单个制造批次中形成多个半导体封装体。遗憾的是，当利用上述形成工艺时，将分立电子组件耦合到引线的导电粘合剂可能错位或移位，导致不希望的或非预期的电连接。然后，这些不需要的电连接可能导致半导体封装体以非预期的方式工作、效率低下或出现故障。例如，由于半导体封装体内的导电粘合剂的溢出、不适当的位移或错位，在半导体封装体中的多个引线和裸片焊盘之间可能造成短路和串扰。类似地，由于导致导电粘合剂暴露在半导体封装体的外表面上的导电粘合剂的溢出，所以可能与半导体封装体外部的组件形成不希望的或非预期的电连接。还存在其他困难。首先，如果使用太少的导电粘合剂将分立电子组件耦合到引线，则电连接可能在物理上很弱。类似地，如果没有使用足够的导电粘合剂将分立电子组件耦合到引线，则可能形成引线和分立电子组件之间的不良电连接。第三，由于在分立电子组件、导电粘合剂和引线的边缘之间或在半导体封装体内的诸如裸片、裸片焊盘、电连接件或其他电子和导电组件的各种组件之间，期望紧密空间间隙，所以利用具有高润湿性的导电粘合剂可能导致被拒绝或超出规格的封装体。
技术实现思路
本公开提供了通过利用引线和裸片焊盘形成的半导体封装体，所述引线和裸片焊盘具有刻印区域以在半导体封装体内形成电连接件时控制导电粘合剂的流动。在用于形成这些半导体封装体的方法中，引线框架的第二侧上的选定位置被覆盖在导电材料中。导电材料可以是选择性化学抗蚀的导电材料。覆盖在导电材料中的一些选定位置将用于形成引线框架的裸片焊盘，并且由导电材料覆盖的一些选定位置将用于形成引线框架的引线。在选定位置被覆盖在导电材料中之后，分立电子组件耦合到引线框架的引线和裸片焊盘的刻印区域。引线框架的引线和裸片焊盘的刻印区域包括低区域和高区域。更具体地，低区域围绕高区域并与高区域相邻。换句话说，低区域是凹凹部、谷或槽，其围绕并限定高区域，该高区域是脊或丘。高区域包括顶表面，以将半导体封装体内的分立电子组件耦合至引线框架的相应引线或相应裸片焊盘的相应刻印区域。刻印区域的凹部被配置成：在分立电子组件通过导电粘合剂耦合到引线框架的各种引线和裸片焊盘时，收集过量的导电粘合剂以控制导电粘合剂的流动或润湿。分立电子组件耦合到引线框架的引线和裸片焊盘的刻印区域的高区域的顶表面。一旦分立电子组件耦合到引线框架的引线和裸片焊盘的相应刻印区域，裸片也耦合到引线框架的裸片焊盘。然而，在备选方法中，可以在分立电子组件耦合到引线或裸片焊盘之前，将裸片耦合到裸片焊盘。裸片通过粘合剂材料耦合到裸片焊盘。例如，该粘合剂材料可以是裸片附接膜、胶或一些其他粘合剂材料。另外，该粘合剂材料可以是导电的。一旦裸片耦合到引线框架的裸片焊盘，就在半导体封装体的裸片和相应引线之间形成电连接件。半导体封装体的这些引线可以包括具有耦合到分立电子组件的刻印区域的引线以及不具有刻印区域的引线。在裸片和各种引线之间形成电连接件之后，放置模制化合物以包封引线框架、裸片、分立电子组件和电连接件。在放置并固化模制化合物之后，去除引线框架的第二侧的部分以物理分离且电分离半导体封装体的裸片焊盘和引线。在去除引线框架的第二侧的部分之后，将半导体封装体分割为单独的半导体封装体。根据一个实施例，形成具有多个引线、裸片焊盘、裸片、多个导线和模制化合物的封装体。裸片焊盘和一些引线具有包括高区域和低区域的刻印区域。当在分立电子组件、裸片焊盘或引线之间形成电连接件时，刻印区域的低区域用作槽或凹部以收集过量的导电材料。多个引线中的一些引线是刻印引线，并且多个引线中的其他引线未被刻印。而且，在其他引线和裸片之间形成电连接件。尽管这些组件被包封在模制化合物中以形成半导体封装体，但是引线和裸片焊盘的表面保持暴露，因此半导体封装体可以被安装在电子设备内或安装到电子设备。通过利用具有刻印区域的引线和裸片焊盘，可以更容易地控制用于将分立电子组件耦合到引线和裸片焊盘的导电粘合剂。换句话说，刻印区域的刻印可以收集可能原本溢出到不需要导电粘合剂的区域的导电粘合剂。另外，这显著降低了在半导体封装体内或与半导体封装体外部的其他电子组件形成不需要的电连接或串扰的机会。同样地，通过利用少量额外的导电粘合剂，使得导电粘合剂在将分立电子组件耦合到引线和裸片焊盘刻印区域时填充或部分填充刻印区域，将在半导体封装体内在分立电子组件和引线或裸片焊盘之间形成强的物理连接和更好的电连接。另外，通过在引线和裸片焊盘上具有刻印区域，显著降低了半导体封装体内的短路和串扰的可能性。另外，可以以高一致性形成具有高容差规格的半导体封装体。附图说明在附图中，除非上下文另有说明，否则相同的数字标识相似的元件或动作。附图中元件的尺寸和相对位置不一定按比例绘制。图1A是半导体封装体的横截面图，示出了现有技术的问题；图1B是半导体封装体的横截面图，示出了现有技术的问题；图2A是通过利用具有刻印的引线框架的公开方法形成的本专利技术完成的半导体封装体的顶视平面图；图2B是在本专利技术完成的半导体封装体中耦合到引线框架的刻印区域的分立电子组件的放大顶视平面图，如图2A中的虚线矩形2B所示；图2C是在本专利技术完成的半导体封装体中耦合到引线框架的刻印区域的分立电子组件的放大顶视平面图，如图2A中的虚线矩形2C所示；图2D是耦合到引线框架的刻印区域的分立电子组件的沿图本文档来自技高网...

【技术保护点】
1.一种半导体封装体，包括：引线框架，具有第一侧和第二侧，所述引线框架包括：引线，具有被第一导电材料覆盖的表面；刻印引线，具有第一刻印区域，所述刻印引线具有被所述第一导电材料覆盖的表面；和裸片焊盘，具有第二刻印区域，所述裸片焊盘具有被所述第一导电材料覆盖的表面；分立电子组件，耦合到所述第一刻印区域和所述第二刻印区域；裸片，耦合到所述裸片焊盘；电连接件，将所述裸片耦合到所述引线框架的所述引线；和模制化合物，包封所述引线框架、所述裸片、所述分立电子组件和所述电连接件，所述模制化合物使所述引线框架的所述引线和所述裸片焊盘的接触表面暴露。

【技术特征摘要】
2017.09.22 US 15/713,3891.一种半导体封装体，包括：引线框架，具有第一侧和第二侧，所述引线框架包括：引线，具有被第一导电材料覆盖的表面；刻印引线，具有第一刻印区域，所述刻印引线具有被所述第一导电材料覆盖的表面；和裸片焊盘，具有第二刻印区域，所述裸片焊盘具有被所述第一导电材料覆盖的表面；分立电子组件，耦合到所述第一刻印区域和所述第二刻印区域；裸片，耦合到所述裸片焊盘；电连接件，将所述裸片耦合到所述引线框架的所述引线；和模制化合物，包封所述引线框架、所述裸片、所述分立电子组件和所述电连接件，所述模制化合物使所述引线框架的所述引线和所述裸片焊盘的接触表面暴露。2.根据权利要求1所述的半导体封装体，其中导电粘合剂将所述分立电子组件耦合到所述第一刻印区域和所述第二刻印区域。3.根据权利要求1所述的半导体封装体，其中所述第一刻印区域和所述第二刻印区域是低区域。4.根据权利要求3所述的半导体封装体，其中所述低区域包括凹部和壁。5.根据权利要求4所述的半导体封装体，其中所述壁与所述凹部相邻并形成围绕所述凹部的边界。6.根据权利要求1所述的半导体封装体，其中所述第一刻印区域和所述第二刻印区域包括相应的低区域和相应的高区域。7.根据权利要求6所述的半导体封装体，其中每个相应的低区域与每个相应的高区域相邻，并且在每个相应的高区域周围形成边界。8.根据权利要求1所述的半导体封装体，其中所述第一导电材料是选择性化学抗蚀的导电材料。9.一种半导体封装体，包括：引线框架，具有第一表面和第二表面，所述第一表面与所述第二表面相对，所述引线框架包括：多个引线；多个刻印引线，每个刻印引线具有第一刻印区域，所述第一刻印区域包括丘和槽，所述槽与所述丘相邻；裸片焊盘，具有第二刻印区域，所述第二刻印区域包括丘和槽，所述槽与所述丘相邻；第一分立电子组件，耦合到所述多个刻印引线的相应的一对第一刻印区域；第二分立电子组件，耦合到所述多个刻印引线的相应第一刻印区域和所述裸片焊盘的所述第二刻印区域；裸片，耦合到所述裸片焊盘；第一电连接件，将耦合到所述第一分立电子组件的所述刻印引线之一耦合到所述裸片；第二电连接件，将所述多个引线中的相应引线耦合到所述裸片；和模制化合物，包封所述引线框架、所述第一分立电子组件和所述第二分立电子组件、所述裸片以及所述第一电连接件和所述第二电连接件。10.根据权利要求9所述的半导体封装体，其中...

【专利技术属性】
技术研发人员：R·罗德里奎兹，B·C·巴奎安，M·G·马明，D·加尼，
申请(专利权)人：意法半导体有限公司，意法半导体公司，
类型：发明
国别省市：新加坡,SG