由静态随机存取存储器组成的存储器元件的布局图案制造技术

本发明专利技术公开一种由静态随机存取存储器(static random‑access memory，SRAM)组成的存储器元件的布局图案，包含四个存储单元位于一基底上，各存储单元分别位于一非矩形区内，且该四个非矩形区共组成一个矩形区，其中各存储单元包含一第一反相器包含有一第一上拉晶体管(PL1)以及一第一下拉晶体管(PD1)，一第二反相器包含有一第二上拉晶体管(PL2)以及一第二下拉晶体管(PD2)，一存取晶体管(PG)以及一切换晶体管(SW)，其中该PG的一源极与该第一反相器的一输入端以及该SW的一漏极相连，该SW的一源极与该第二反相器的一输出端相连，其中该PD1、该PD2、该SW以及该PG共同包含有一相同的第一扩散区，且该PL1与该PL2共同包含有一相同的第二扩散区。

【技术实现步骤摘要】
由静态随机存取存储器组成的存储器元件的布局图案
本专利技术涉及一种静态随机存取存储器(staticrandomaccessmemory，SRAM)，尤其是涉及一种由静态随机存取存储器组成的存储器元件的布局图案。
技术介绍
在一嵌入式静态随机存取存储器(embeddedstaticrandomaccessmemory,embeddedSRAM)中，包含有逻辑电路(logiccircuit)和与逻辑电路连接的静态随机存取存储器。静态随机存取存储器本身属于一种挥发性(volatile)的存储单元(memorycell)，亦即当供给静态随机存取存储器的电力消失之后，所存储的数据会同时抹除。静态随机存取存储器存储数据的方式是利用存储单元内晶体管的导电状态来达成，静态随机存取存储器的设计是采用互耦合晶体管为基础，没有电容器放电的问题，不需要不断充电以保持数据不流失，也就是不需作存储器更新的动作，这与同属挥发性存储器的动态随机存取存储器(DynamicRandomAccessMemory,DRAM)利用电容器带电状态存储数据的方式并不相同。静态随机存取存储器的存取速度相当快，因此有在电脑系统中当作快取存储器(cachememory)等的应用。请参照图1，图1为现有静态随机存取存储器中一组六晶体管静态随机存取存储器(six-deviceSRAM,6T-SRAM)存储单元的电路图。一6T-SRAM存储单元10较佳由一第一上拉晶体管(Pull-Uptransistor)PL1、一第二上拉晶体管PL2、一第一下拉晶体管(Pull-Downtransistor)PD1、一第二下拉晶体管PD2、一第一存取晶体管(accesstransistor)PG1和一第二存取晶体管PG2构成正反器(flip-flop)，其中第一上拉晶体管PL1和第二上拉晶体管PL2、第一下拉晶体管PD1和第二下拉晶体管PD2构成栓锁电路(latch)22，使数据可以栓锁在存储节点(StorageNode)24或26。另外，第一上拉晶体管PL1和第二上拉晶体管PL2是作为主动负载之用，其也可以一般的电阻来取代做为上拉晶体管，在此情况下即为四晶体管静态随机存取存储器(four-deviceSRAM,4T-SRAM)。另外，第一上拉晶体管PL1和第二上拉晶体管PL2各自的一源极区域电连接至一电压源Vcc，第一下拉晶体管PD1和第二下拉晶体管PD2各自的一源极区域电连接至一电压源Vss。在一实施例中，6T-SRAM存储单元10的第一上拉晶体管PL1、第二上拉晶体管PL2是由P型金属氧化物半导体(P-typemetaloxidesemiconductor,PMOS)晶体管所组成，而第一下拉晶体管PD1、第二下拉晶体管PD2和第一存取晶体管PG1、第二存取晶体管PG2则是由N型金属氧化物半导体(N-typemetaloxidesemiconductor,NMOS)晶体管所组成。其中，第一上拉晶体管PL1和第一下拉晶体管PD1一同构成一反相器(inverter)，且这两者所构成的串接电路28其两端点分别耦接于一电压源Vcc与一电压源Vss；同样地，第二上拉晶体管PL2与第二下拉晶体管PD2构成另一反相器，而这两者所构成的串接电路30其两端点也分别耦接于电压源Vcc与电压源Vss。上述两反相器互相耦合以存储数据。此外，在存储节点24处，分别电连接有第二下拉晶体管PD2和第二上拉晶体管PL2的栅极(gate)、及第一下拉晶体管PD1、第一上拉晶体管PL1和第一存取晶体管PG1的漏极(Drain)；同样地，在存储节点26上，也分别电连接有第一下拉晶体管PD1和第一上拉晶体管PL1的栅极、及第二下拉晶体管PD2、第二上拉晶体管PL2和第二存取晶体管PG2的漏极。至于第一存取晶体管PG1和第二存取晶体管PG2的栅极则分别耦接至同一字符线(WordLine)32，而第一存取晶体管20和第二存取晶体管21的源极(Source)则分别耦接至相对应的位线(BitLine)34与位线36。
技术实现思路
本专利技术提供一种由静态随机存取存储器(staticrandom-accessmemory，SRAM)组成的存储器元件的布局图案，包含四个存储单元位于一基底上，各存储单元分别位于一非矩形区内，且该四个非矩形区共组成一个矩形区，其中各存储单元包含一第一反相器包含有一第一上拉晶体管(PL1)以及一第一下拉晶体管(PD1)，一第二反相器包含有一第二上拉晶体管(PL2)以及一第二下拉晶体管(PD2)，一存取晶体管(PG)以及一切换晶体管(SW)，其中该PG的一源极与该第一反相器的一输入端以及该SW的一漏极相连，该SW的一源极与该第二反相器的一输出端相连，其中该PD1、该PD2、该SW以及该PG共同包含有一相同的第一扩散区，且该PL1与该PL2共同包含有一相同的第二扩散区。本专利技术另提供一种由静态随机存取存储器(staticrandom-accessmemory，SRAM)组成的存储器元件的布局图案，包含至少一存储单元位于一基底上并位于一区域内，该存储单元包含一第一反相器包含有一第一上拉晶体管(PL1)以及一第一下拉晶体管(PD1)，一第二反相器包含有一第二上拉晶体管(PL2)以及一第二下拉晶体管(PD2)，一存取晶体管(PG)以及一切换晶体管(SW)，其中该PG的一源极与该第一反相器的一输入端以及该SW的一漏极相连，该SW的一源极与该第二反相器的一输出端相连，其中该PD2、该SW以及该PG共同包含有一相同的第一扩散区。本专利技术的特征在于，针对一种6T-SRAM单元，提出相对应的布局图案，该6T-SRAM单元仅包含有一个存取晶体管，而另包含一切换晶体管，两晶体管的栅极分别与互相独立的字符线以及功能线连接，通过开启或关闭切换晶体管，可以维持或是切断6T-SRAM单元的栓锁状态。而对应的布局图案，将六个晶体管排列于一非矩形区内，部分的晶体管共用一扩散区，如此可有效利用有限的空间，降低元件整体面积。此外，每四个非矩形区即可排列成一个矩形区，有利于各6T-SRAM单元的排列。附图说明图1为现有静态随机存取存储器中一组六晶体管静态随机存取存储器(six-deviceSRAM,6T-SRAM)存储单元的电路图；图2为本专利技术第一优选实施例所公开的存储器单元的电路图；图3为本专利技术单一个存储器单元的布局图案的示意图；图4为四个存储器单元拼接成一组存储器元件的布局图案的示意图；图5为部分存储器单元上层金属线的布局图案的示意图；图6为本专利技术另一实施例中存储器单元的布局图案的示意图。主要元件符号说明PL1第一上拉晶体管PL2第二上拉晶体管PD1第一下拉晶体管PD2第二下拉晶体管PG存取晶体管PG1第一存取晶体管PG2第二存取晶体管SW切换晶体管Vcc电压源Vss电压源WL字符线BL位线ML功能线106T-SRAM存储单元22栓锁电路24存储节点26存储节点28串接电路30串接电路32字符线34位线36位线1006T-SRAM单元124第一存储节点126第二存储节点127节点132字符线134位线140功能线200基底201存储器单元202非矩形区202A突出部分203矩形区204第一阱区206第二阱区210扩散区210A第本文档来自技高网...

【技术保护点】
1.一种由静态随机存取存储器(static random‑access memory，SRAM)组成的存储器元件的布局图案，包含：四个存储单元，位于一基底上，各存储单元分别位于一非矩形区内，且该四个非矩形区共组成一个矩形区，其中各存储单元包含：第一反相器，包含有一第一上拉晶体管(PL1)以及一第一下拉晶体管(PD1)；第二反相器，包含有一第二上拉晶体管(PL2)以及一第二下拉晶体管(PD2)；存取晶体管(PG)以及切换晶体管(SW)，其中该PG的一源极与该第一反相器的一输入端以及该SW的一漏极相连，该SW的一源极与该第二反相器的一输出端相连，其中该PD1、该PD2、该SW以及该PG共同包含有一相同的第一扩散区，且该PL1与该PL2共同包含有一相同的第二扩散区。

【技术特征摘要】
1.一种由静态随机存取存储器(staticrandom-accessmemory，SRAM)组成的存储器元件的布局图案，包含：四个存储单元，位于一基底上，各存储单元分别位于一非矩形区内，且该四个非矩形区共组成一个矩形区，其中各存储单元包含：第一反相器，包含有一第一上拉晶体管(PL1)以及一第一下拉晶体管(PD1)；第二反相器，包含有一第二上拉晶体管(PL2)以及一第二下拉晶体管(PD2)；存取晶体管(PG)以及切换晶体管(SW)，其中该PG的一源极与该第一反相器的一输入端以及该SW的一漏极相连，该SW的一源极与该第二反相器的一输出端相连，其中该PD1、该PD2、该SW以及该PG共同包含有一相同的第一扩散区，且该PL1与该PL2共同包含有一相同的第二扩散区。2.如权利要求1所述的由静态随机存取存储器组成的存储器元件的布局图案，其中各该非矩形区内仅包含有六个晶体管。3.如权利要求1所述的由静态随机存取存储器组成的存储器元件的布局图案，还包含功能线栅极(modelinegatestructure)，位于该基底上，其中任一存储单元中的该SW包含有该功能线栅极横跨于该第一扩散区上。4.如权利要求3所述的由静态随机存取存储器组成的存储器元件的布局图案，其中该功能线栅极与该四个非矩形区中的至少两个非矩形区重叠。5.如权利要求3所述的由静态随机存取存储器组成的存储器元件的布局图案，其中该PG包含有存取栅极，横跨于该第一扩散区。6.如权利要求5所述的由静态随机存取存储器组成的存储器元件的布局图案，其中该功能线栅极的一栅极长度小于该存取栅极的一栅极长度。7.如权利要求1所述的由静态随机存取存储器组成的存储器元件的布局图案，其中各非矩形区为一L型区域，并且该L型区域包含有一突出部分。8.如权利要求7所述的由静态随机存取存储器组成的存储器元件的布局图案，其中各存储元件的各该PG位于该突出部分内。9.如权利要求1所述的由静态随机存取存储器组成的存储器元件的布局图案，其中该第一扩散区与该第二扩散区相互平行排列。10.如权利要求1所述的由静态随机存取存储器组成的存储器元件的布局图案，其中该第一扩散区具有第一导电型态，该第二扩散区具有与该第一导电型态互补的第二导电型态。11.如权利要求1所述的由静态随机存取存储器组成的存储器元件的布局图案，还包含至少一字符线金属层以及至...

【专利技术属性】
技术研发人员：曾俊砚，龙镜丞，郭有策，黄俊宪，陈建宏，
申请(专利权)人：联华电子股份有限公司，
类型：发明
国别省市：中国台湾,71