一种多次外延的超结终端结构及其制作方法技术

技术编号:20656372 阅读:31 留言:0更新日期:2019-03-23 07:52
本发明专利技术属于半导体器件的制造技术领域,涉及一种多次外延的超结终端结构,包括第一导电类型外延层,在终端区内,第一导电类型外延层内设有若干个规则排布呈环形的第二导电类型圆形区,且相邻第二导电类型圆形区可邻接或分离,在相邻的第二导电类型圆形区间设有第一导电类型区;在终端区靠近有源区表面设置若干个第二导电类型阱区;本发明专利技术通过在终端区外延层内设置第二导电类型圆形区(或椭圆),且第二导电类型圆形区相邻接或分离,且在靠近有源区的表面设置若干个用于防止击穿的第二导电类型圆形区,使得器件在横向耐压时的耐压效率更高,耗尽更完全,进而可减小终端面积,使得整个芯片面积减小,降低生产成本,提高芯片的性价比。

A Multiple Epitaxy Superconductor Structure and Its Fabrication Method

The invention belongs to the field of manufacturing technology of semiconductor devices, and relates to a superjunction terminal structure with multiple epitaxies, including a first conductive type epitaxy layer. In the terminal area, a number of second conductive type circular areas are arranged regularly in the first conductive type epitaxy layer, and the adjacent second conductive type circular areas can be adjacent or separated, and the adjacent second conductive type circular areas can be adjacent to each other. There is a first conductive type zone in the region; several second conductive type trap zones are set on the surface near the active area in the terminal area; the second conductive type circular zone (or ellipse) is set in the epitaxial layer of the terminal area, and the second conductive type circular zone is adjacent to or separated, and several second conductive type circular zones are set on the surface near the active area to prevent breakdown. It makes the transverse voltage withstanding device more efficient and exhausted, and then reduces the terminal area, makes the whole chip area smaller, reduces the production cost, and improves the performance-price ratio of the chip.

【技术实现步骤摘要】
一种多次外延的超结终端结构及其制作方法
本专利技术涉及一种半导体器件的终端结构及其制作方法,具体是一种多次外延的超结终端结构及其制作方法,属于半导体器件的制造

技术介绍
传统功率MOSFET器件的导通电阻主要由漂移区的长度和掺杂浓度决定,漂移区的长度越小,导通电阻越小,漂移区的掺杂浓度越高,导通电阻越小。然而这两方面的改变会导致器件的击穿电压降低,因此导通电阻和击穿电压是矛盾关系或者折中关系,即导通电阻的降低受击穿电压的限制。超结结构的出现打破了这种限制。超结结构是由交替排列的P型硅柱和N型硅柱代替N型漂移区,器件的耐压主要由硅柱的长度决定,硅柱的长度越大,击穿电压越高。在保证P型硅柱和N型硅的电荷总量相等的前提下,通过减小硅柱的宽度,同时增加硅柱的掺杂浓度,可以减小器件的导通电阻而不会影响器件的击穿电压。因此硅柱的长度和宽度之比越大,器件的性能越好。目前,一种常见的制备超结结构的方法是多次外延加光刻加注入技术,即先在N+型衬底材料上做一次N型外延,然后光刻P型硅柱区域并进行P型离子注入,接下来进行第二次N型外延,再次光刻P型硅柱区域并进行P型离子注入,根据器件击穿电压需求重复以上工序第三次、第四次甚至更多,但是,这种结构的终端区所占的面积偏大,且多次外延多次光刻多次注入的生产成本偏高。
技术实现思路
本专利技术的目的是克服现有技术中存在的不足,提供一种多次外延的超结终端结构及其制作方法,通过在终端区的外延层内设置若干个均匀规则分布呈环形的P型圆形区(或椭圆),且P型圆形区相邻接或分离,同时在靠近有源区的表面设置若干个用于防止击穿的P型阱区,使得器件在横向耐压时的耐压效率更高,耗尽更完全,进而可减小终端面积,使得整个芯片面积减小,降低生产成本,提高芯片的性价比。为实现以上技术目的,本专利技术的技术方案是:一种多次外延的超结终端结构,包括漏极金属、位于漏极金属上的第一导电类型衬底及位于第一导电类型衬底上的第一导电类型外延层,在器件中心区设有有源区,在所述有源区外围设有终端区;其特征在于,在所述终端区内,所述第一导电类型外延层内设有若干个规则排布呈环形的第二导电类型圆形区,且相邻的第二导电类型圆形区可邻接或分离,在相邻的第二导电类型圆形区之间设有第一导电类型区;在终端区靠近有源区的表面设置有若干个第二导电类型阱区。进一步地,在终端区内,在靠近有源区的第一导电类型外延层表面设有场氧层,在所述场氧层的上方设有栅极总线多晶硅,在栅极总线多晶硅的上方及终端区的表面均覆盖有绝缘介质层。进一步地,在有源区内,所述第一导电类型外延层内设有均匀分布的第二导电类型柱,在相邻的第二导电类型柱之间设有第一导电类型柱,在所述的第二导电类型柱的顶部设有第二导电类型体区,在所述的第二导电类型体区的表面设有第一导电类型源区与第二导电类型源区,在第一导电类型柱的上方设有栅氧层,在所述栅氧层上方设有栅极多晶硅,在所述栅极多晶硅以及第二导电类型体区的上方设有绝缘介质层,源极金属覆盖在所述有源区的表面,并有一部分延伸进入终端区,所述源极金属通过通孔与第一导电类型源区、第二导电类型源区欧姆接触。进一步地,在终端区靠近有源区的表面可设置有一个通孔,所述源极金属通过通孔可与最靠近有源区的第二导电类型阱区电连接,或也可以不设置通孔。为了进一步实现以上技术目的,本专利技术还提出一种多次外延的超结终端结构的制作方法,其特征是,包括如下步骤第一步:选取第一导电类型硅衬底,作为第一导电类型衬底,采用外延工艺,在第一导电类型衬底上表面生长一层第一第一导电类型外延层;第二步:在第一第一导电类型外延层的表面选择性注入第二导电类型杂质,然后再普遍注入第一导电类型杂质;第三步:在第一第一导电类型外延层上继续生长一层第二第一导电类型外延层,在第二第一导电类型外延层表面继续选择性注入第二导电类型杂质,再普遍注入第一导电类型杂质;第四步:重复第三步若干次,最后再生长一层顶层第一导电类型外延层,完成了第一导电类型外延层的制作;第五步:对外延层注入的杂质离子进行高温退火,在有源区的第一导电类型外延层内形成交替分布的第二导电类型柱和第一导电类型柱,在终端区的第一导电类型外延层内形成第二导电类型圆形区及位于第二导电类型圆形区间的第一导电类型区;第六步:在终端区的第一导电类型外延层表面选择性注入第二导电类型杂质,形成若干个间隔分布的第二导电类型阱区;第七步:在第一导电类型外延层表面淀积氧化层,形成场氧层,然后选择性刻蚀掉部分场氧层;第八步:在第一导电类型外延层上热生长一层氧化层,在氧化层上淀积导电多晶硅,依次选择性刻蚀导电多晶硅和氧化层,在有源区得到栅氧化层及位于栅氧化层上的栅极多晶硅,在终端区位于场氧层上的栅极总线多晶硅;第九步:在栅极多晶硅和栅极总线多晶硅的遮挡下,自对准注入第二导电类型杂质,并高温退火,在有源区形成第二导电类型体区,然后再选择性注入第一导电类型杂质,形成位于第二导电类型体区内的第一导电类型源区;第十步:在器件表面淀积绝缘介质层,选择性刻蚀绝缘介质层,形成金属接触通孔;第十一步:在金属接触通孔内注入第二导电类型杂质并激活形成第二导电类型源区,接着淀积金属,得到源极金属,然后选择性刻蚀源极金属,在第一导电类型衬底的下表面形成漏极金属。进一步地,在所述第五步中,上下相邻和左右相邻的第二导电类型圆形区的边界是分离或相切的,但不相交。进一步地,在所述第二步和第三步中,选择性注入第二导电类型杂质是在掩膜层的遮挡下进行的,所述掩膜层经刻蚀得到多个用于第二导电类型杂质注入的掩膜窗口,有源区掩膜窗口的宽度大于终端区掩膜窗口的宽度,且有源区掩膜窗口的间隔大于终端区掩膜窗口的间隔。进一步地,所述终端结构包括N型功率半导体器件的终端结构和P型功率半导体器件的终端结构,对于N型功率半导体器件的终端结构,所述第一导电类型为N型,所述第二导电类型为P型,对于P型半导体器件的终端结构,第一导电类型为P型,第二导电类型为N型。进一步地,所述多次外延的超结终端结构的器件包括IGBT器件和MOSFET器件。本专利技术具有以下优点:1)传统多次外延结构的终端区,由于P型柱和N型柱是交替分布的,因此,在P型柱顶部必须设置用于防止击穿的P型阱区,这样在终端耐压时,P型阱区无法完全耗尽,使得传统终端区的表面电场分布呈现多个三角形的形貌,如图14所示;与传统终端结构相比,本专利技术通过在终端区的外延层内设置若干个均匀规则分布呈环形的P型圆形区(或椭圆),且P型圆形区相邻接或分离,同时在靠近有源区的表面设置若干个用于防止击穿的P型阱区,在终端耐压时,本专利技术的终端结构在横向耐压的耐压效率更高,耗尽更完全,终端的表面电场呈现若干个三角形分布的形貌,以及一个大面积的梯形分布的形貌,如图13所示;在器件耐压相同的情况下,本专利技术的多次外延终端相比于传统终端结构能够节省约20%以上的面积,同时使得有源区所占面积增大,降低导通电阻;当有源区面积不变,终端面积减小,使得整个芯片面积减小,可降低生产成本,提高芯片的性价比;2)本专利技术的制造方法与现有工艺兼容,不需要增加额外的开发成本。附图说明附图是用来提供对本专利技术的进一步理解,并且构成说明书的一部分,与下面的具体实施方式一起用于解释本专利技术,但并不构成对本专利技术的限制。在附图中:图1为传本文档来自技高网...

【技术保护点】
1.一种多次外延的超结终端结构,包括漏极金属(1)、位于漏极金属(1)上的第一导电类型衬底(2)及位于第一导电类型衬底(2)上的第一导电类型外延层(3),在器件中心区设有有源区(001),在所述有源区(001)外围设有终端区(002);其特征在于,在所述终端区(002)内,所述第一导电类型外延层(3)内设有若干个规则排布呈环形的第二导电类型圆形区(6),且相邻的第二导电类型圆形区(6)可邻接或分离,在相邻的第二导电类型圆形区(6)之间设有第一导电类型区(7);在终端区(002)靠近有源区(001)的表面设置有若干个第二导电类型阱区(11)。

【技术特征摘要】
1.一种多次外延的超结终端结构,包括漏极金属(1)、位于漏极金属(1)上的第一导电类型衬底(2)及位于第一导电类型衬底(2)上的第一导电类型外延层(3),在器件中心区设有有源区(001),在所述有源区(001)外围设有终端区(002);其特征在于,在所述终端区(002)内,所述第一导电类型外延层(3)内设有若干个规则排布呈环形的第二导电类型圆形区(6),且相邻的第二导电类型圆形区(6)可邻接或分离,在相邻的第二导电类型圆形区(6)之间设有第一导电类型区(7);在终端区(002)靠近有源区(001)的表面设置有若干个第二导电类型阱区(11)。2.根据权利要求1所述的一种多次外延的超结终端结构,其特征在于,在终端区(002)内,在靠近有源区(001)的第一导电类型外延层(3)表面设有场氧层(16),在所述场氧层(16)的上方设有栅极总线多晶硅(15),在栅极总线多晶硅(15)的上方及终端区(002)的表面均覆盖有绝缘介质层(14)。3.根据权利要求1所述的一种多次外延的超结终端结构,其特征在于,在有源区(001)内,所述第一导电类型外延层(3)内设有均匀分布的第二导电类型柱(4),在相邻的第二导电类型柱(4)之间设有第一导电类型柱(5),在所述的第二导电类型柱(4)的顶部设有第二导电类型体区(8),在所述的第二导电类型体区(8)的表面设有第一导电类型源区(9)与第二导电类型源区(10),在第一导电类型柱(5)的上方设有栅氧层(13),在所述栅氧层(13)上方设有栅极多晶硅(12),在所述栅极多晶硅(12)以及第二导电类型体区(8)的上方设有绝缘介质层(14),源极金属(17)覆盖在所述有源区(001)的表面,并有一部分延伸进入终端区(002),所述源极金属(17)通过通孔与第一导电类型源区(9)、第二导电类型源区(10)欧姆接触。4.根据权利要求3所述的一种多次外延的超结终端结构,其特征在于,在终端区(002)靠近有源区(001)的表面可设置有一个通孔,所述源极金属(17)通过通孔可与最靠近有源区(001)的第二导电类型阱区(11)电连接,或也可以不设置通孔。5.一种多次外延的超结终端结构的制作方法,其特征是,包括如下步骤第一步:选取第一导电类型硅衬底,作为第一导电类型衬底(2),采用外延工艺,在第一导电类型衬底(2)上表面生长一层第一第一导电类型外延层;第二步:在第一第一导电类型外延层的表面选择性注入第二导电类型杂质,然后再普遍注入第一导电类型杂质;第三步:在第一第一导电类型外延层上继续生长一层第二第一导电类型外延层,在第二第一导电类型外延层表面继续选择性注入第二导电类型杂质,再普遍注入第一导电类型杂质;第四步:重复第三步若干次,最后再生长一层顶层第一导电类型外延层...

【专利技术属性】
技术研发人员:朱袁正周锦程李宗清
申请(专利权)人:无锡新洁能股份有限公司
类型:发明
国别省市:江苏,32

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1