用于半导体制造的混合双重图案化方法技术

一种用第一光刻技术和不同的第二光刻技术制造集成电路(IC)的方法，该方法包括提供具有IC图案的IC的布局；并且从该布局导出图案。该图案具有顶点和连接一些顶点的棱边。该顶点代表IC图案。将棱边分成至少两种类型，第一类型连接将分别用第一光刻技术和第二光刻技术图案化的两个顶点，第二类型连接将在相同的工艺中使用第一光刻技术图案化，或者将分别用第一和第二光刻技术图案化的两个顶点。该方法还包括将顶点分解成第一子集和第二子集，其中，将在晶圆上分别使用第一和第二光刻技术图案化对应于第一和第二子集的IC图案。本发明专利技术实施例涉及用于半导体制造的混合双重图案化方法。

Hybrid Double Patterning Method for Semiconductor Manufacturing

A method of manufacturing integrated circuits (IC) using first lithography and different second lithography techniques. The method includes providing the layout of IC with IC pattern and deriving the pattern from the layout. The pattern has vertices and edges connecting some vertices. This vertex represents the IC pattern. The edges are divided into at least two types. The first type of connection will be patterned with the first lithography technology and the second type of connection will be patterned with the first lithography technology in the same process, or two vertices will be patterned with the first and second lithography technology respectively. The method also includes decomposing vertices into the first subset and the second subset, where IC patterns corresponding to the first and second subsets are patterned on wafers using the first and second lithography techniques, respectively. The embodiment of the present invention relates to a hybrid dual patterning method for semiconductor manufacturing.

【技术实现步骤摘要】
用于半导体制造的混合双重图案化方法
本专利技术实施例涉及用于半导体制造的混合双重图案化方法。
技术介绍
半导体集成电路(IC)工业已经经历了快速增长。在IC演化过程中，功能密度(即，每芯片面积的互连器件的数量)已经普遍增大，而几何尺寸(即，可以使用制造工艺产生的最小组件(或线))已经减小。这种按比例缩小工艺通常通过提高生产效率和降低相关成本来提供益处。这种按比例缩小已经增加了处理和制造IC的复杂性，并且为了实现这些进步，需要IC制造中的类似发展。例如，随着几何尺寸缩小，传统的光刻工艺通常难以形成具有这些小尺寸的半导体部件。解决该问题的一种方法是使用双重阵列(DP)方法。典型的DP方法将IC的布局分解成两个子集并且为每个子集制造光掩模。在两个光刻工艺中用两个光掩模图案化晶圆。两个光刻工艺的图像彼此重叠以共同在晶圆上产生更密集的图像。在传统的DP方法中，两个光刻工艺具有相同的分辨率，这在一些情况下限制了通过DP方法可以产生的最小临界尺寸(CD)。需要这些领域的改进。
技术实现思路
根据本专利技术的一些实施例，提供了一种利用第一光刻技术和与所述第一光刻技术不同的第二光刻技术制造集成电路(IC)的方法，所述方法包括以下步骤：提供IC的布局，所述布局具有一组IC图案；从所述布局导出图案，所述图案具有顶点和连接一些所述顶点的棱边，所述顶点代表所述IC图案，将所述棱边分为至少两种类型，第一类型的棱边连接将分别利用所述第一光刻技术和所述第二光刻技术图案化的两个顶点，第二类型的棱边连接将在相同的工艺中使用所述第一光刻技术图案化或者将分别利用所述第一光刻技术和所述第二光刻技术图案化的两个顶点；以及使用计算机化IC工具，将所述顶点分解成第一子集和第二子集，其中，将在晶圆上使用所述第一光刻技术图案化对应于所述第一子集的所述IC图案，并且将在所述晶圆上使用所述第二光刻技术图案化对应于所述第二子集的所述IC图案。根据本专利技术的另一些实施例，还提供了一种利用第一光刻技术和比所述第一光刻技术具有更低的分辨率的第二光刻技术制造集成电路(IC)的方法，包括以下步骤：提供IC的布局，所述布局具有一组IC图案；从所述布局导出图案，其中，用顶点代表所述IC图案和用连接对应的顶点的棱边代表所述IC图案之间的间隔；将所述棱边分类成两种类型，第一类型的棱边连接将用所述第一光刻技术和所述第二光刻技术分别图案化的两个顶点、第二类型的棱边连接将在相同的工艺中使用所述第一光刻技术图案化或将用所述第一光刻技术和所述第二光刻技术分别图案化的两个顶点；以及将所述顶点分解成第一子集和第二子集，其中，将在晶圆上使用所述第一光刻技术图案化对应于所述第一子集的所述IC图案以形成第一蚀刻掩模，并且将在所述晶圆上使用所述第二光刻技术图案化对应于所述第二子集的所述IC图案以形成第二蚀刻掩模，其中，所述第一蚀刻掩模和所述第二蚀刻掩模将所述IC图案共同转移至所述晶圆上。根据本专利技术的又一些实施例，还提供了一种利用具有第一分辨率的第一光刻技术和具有大于所述第一分辨率的第二分辨率的第二光刻技术制造集成电路(IC)的方法；包括以下步骤：提供IC的布局，所述布局具有一组IC图案；从所述布局导出图案，所述图案具有顶点和连接一些顶点的棱边，所述顶点代表所述IC图案，所述棱边代表所述IC图案之间的小于所述第二分辨率的间隔；将所述棱边分为至少两种类型，第一类型代表小于所述第一分辨率的间隔，第二类型代表等于或大于所述第一分辨率但是小于所述第二分辨率的间隔；以及将所述顶点分解成第一子集和第二子集，其中，对应于所述第一子集的所述IC图案将在晶圆上使用所述第一光刻技术图案化，并且对应于所述第二子集的所述IC图案将在所述晶圆上使用所述第二光刻技术图案化，其中，通过计算化IC工具实施导出、分类和分解中的至少一个。附图说明当结合附图进行阅读时，从以下详细描述可最佳理解本专利技术的各个方面。应该强调，根据工业中的标准实践，各个部件未按比例绘制并且仅用于说明的目的。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。图1是可以从本专利技术的方面受益的集成电路(IC)制造系统和相关的IC制造流程的实施例的简化框图。图2A、图2B、图2C和图2D示出了根据本专利技术的各个方面的用于制造IC的方法的流程图。图3A示出了根据本专利技术的方面的示例性IC的布局。图3B示出了根据实施例的代表图3A的IC的布局的图。图3C示出了根据本专利技术的方面的图中的分类棱边的操作。图4A、图4B、图4C、图4D、图4E、图4F、图4G、图4H、图4I、图4J、图4K、图4L、图4M、图4N、图4O和图4P直观地示出了根据一些实施例的图2A至图2D的方法的一些操作。图5示出了根据一些实施例的用于执行图2A至图2D的方法的操作的计算机化IC工具的框图。具体实施方式以下公开内容提供了许多用于实现所提供主题的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本专利技术。当然，这些仅仅是实例，而不旨在限制本专利技术。例如，以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本专利技术可在各个实施例中重复参照标号和/或字符。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。而且，为便于描述，在此可以使用诸如“在…之下”、“在…下方”、“下部”、“在…之上”、“上部”等空间相对术语，以描述如图所示的一个元件或部件与另一个(或另一些)原件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。装置可以以其他方式定向(旋转90度或在其他方位上)，而本文使用的空间相对描述符可以同样地作出相应的解释。本专利技术的各个实施例通常涉及IC设计和制造。特别地，本专利技术涉及使用混合双重图案化(DP)方法以用于IC制造。在混合双重图案化中，将IC的布局分解成两个子集，并且两个子集中的每个均出现在数据文件中的光掩模层(或掩蔽层)中。之后，数据文件用于制造光掩模或转换成直写数据模式以用于无掩模光刻。之后，在两个不同的光刻技术中使用对应于两个子集的两个光掩模(或一个光掩模和一个直写数据图案)以共同图案化晶圆。如本文所使用的，光掩模(或掩模或中间掩模)是在光刻(或光刻)中使用的装置，诸如具有用于深紫外(DUV)光刻的图案化的铬层的熔融石英基衬底的板，而光掩模层是用于制造光掩模的数据文件(例如，GDS文件)。在两个不同的光刻技术中使用两个光掩模来图案化相同的晶圆层将混合双重图案化与使用相同的光刻技术来完成任务的传统双重图案化区分开。例如，混合双重图案化可以使用极紫外(EUV)光刻来产生图案的第一子集，并且使用193nm浸渍光刻来产生图案的第二子集。在各个实施例中，混合双重图案化中的两种光刻技术可以是以下任意两种：EUV光刻；高数值孔径(高NA)EUV光刻；使用436nm、405nm或365nm的波长的紫外光刻；使用248nm、193nm或157nm的波长的DUV光刻；浸渍光刻；电子束；和其他可用的光刻技术。在电子束光刻(无掩模光刻)的情况下，“光掩模”是以直写数据模式而不是物理装本文档来自技高网...

【技术保护点】
1.一种利用第一光刻技术和与所述第一光刻技术不同的第二光刻技术制造集成电路(IC)的方法，所述方法包括以下步骤：提供IC的布局，所述布局具有一组IC图案；从所述布局导出图案，所述图案具有顶点和连接一些所述顶点的棱边，所述顶点代表所述IC图案，将所述棱边分为至少两种类型，第一类型的棱边连接将分别利用所述第一光刻技术和所述第二光刻技术图案化的两个顶点，第二类型的棱边连接将在相同的工艺中使用所述第一光刻技术图案化或者将分别利用所述第一光刻技术和所述第二光刻技术图案化的两个顶点；以及使用计算机化IC工具，将所述顶点分解成第一子集和第二子集，其中，将在晶圆上使用所述第一光刻技术图案化对应于所述第一子集的所述IC图案，并且将在所述晶圆上使用所述第二光刻技术图案化对应于所述第二子集的所述IC图案。

【技术特征摘要】
2017.09.14 US 15/704,3671.一种利用第一光刻技术和与所述第一光刻技术不同的第二光刻技术制造集成电路(IC)的方法，所述方法包括以下步骤：提供IC的布局，所述布局具有一组IC图案；从所述布局导出图案，所述图案具有顶点和连接一些所述顶点的棱边，所述顶点代表所述IC图案，将所述棱边分为至少两种类型，第一类型的棱边连接将分别利用所述第一光刻技术和所述第二光刻技术图案化的两个顶点，第二类型的棱边连接将在相同的工艺中使用所述第一光刻技术图案化或者将分别利用所述第一光刻技术和所述第二光刻技术图案化的两个顶点；以及使用计算机化IC工具，将所述顶点分解成第一子集和第二子集，其中，将在晶圆上使用所述第一光刻技术图案化对应于所述第一子集的所述IC图案，并且将在所述晶圆上使用所述第二光刻技术图案化对应于所述第二子集的所述IC图案。2.根据权利要求1所述的方法，在所述导出的步骤之后，还包括以下步骤：检查是否存在由通过所述第一类型的棱边连接的奇数个顶点形成的回路；以及在存在这种回路的情况下，修改所述布局来断开回路。3.根据权利要求1所述的方法，在所述导出的步骤之后，还包括以下步骤：将颜色X和Y分配给通过所述第一类型的棱边连接的所有顶点，其中，通过第一类型的共同棱边连接的两个顶点分配有不同的颜色。4.根据权利要求3所述的方法，在分配颜色X和Y的步骤之后，还包括以下步骤：识别通过所述第一类型的棱边彼此连接的顶点的网络；检查所述网络中是否存在两对顶点，使得第一对顶点分配有相同的颜色X，并且直接通过所述第二类型的棱边连接，以及第二对顶点分配有相同的颜色Y，并且直接通过另一第二类型的棱边连接；以及在存在这种两对顶点的情况下，修改布局以防止出现这种两对顶点。5.根据权利要求3所述的方法，在分配颜色X和Y的步骤之后，还包括以下步骤：将颜色A初始分配给分配有相同的颜色X或相同的颜色Y并且直接通过所述第二类型的棱边连接的所有顶点对；以及将具有所述颜色A的顶点放入第一子集中。6.根据权利要求5所述的方法，在最初分配颜色A的步骤之后，还包括以下步骤：将颜色B分配给没有用颜色A或颜色B着色并且直接通过所述第一类型的棱边连接至具有颜色A的顶点的所有顶点；在分配颜色B的步骤之后，随后将颜色A分配给没有用颜色A或颜色B着色并且直接通过第一类型或第二类型的棱边与具...

【专利技术属性】
技术研发人员：谢艮轩，郑文立，郑东祐，赖志明，刘如淦，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾,71