编程非易失性存储器的方法及存储器系统技术方案

一种编程非易失性存储器的方法及一种存储器系统。非易失性存储器的多个存储单元的每一存储单元存储具有至少2位的数据。此方法包括以下步骤。提供至少一编程脉冲以编程多个存储单元的一目标存储单元。提供至少一编程验证脉冲以验证目标存储单元是否为编程成功。判断目标存储单元的阈值电压是否大于或等于编程验证电压。当目标存储单元的阈值电压大于或等于编程验证电压，设定目标存储单元为编程成功。接着，对编程成功的存储单元执行一再验证程序。再验证程序包括判断目标存储单元的阈值电压是否大于或等于一再验证电压。

Method of Programming Non-volatile Memory and Memory System

A method for programming nonvolatile memory and a memory system are described. Each of the multiple storage units of a nonvolatile memory stores data with at least two bits. This method includes the following steps. A target storage unit that provides at least one programming pulse to program multiple storage units. Provide at least one programming verification pulse to verify whether the target storage unit is programmed successfully. Determine whether the threshold voltage of the target storage unit is greater than or equal to the programming verification voltage. When the threshold voltage of the target storage unit is greater than or equal to the programming verification voltage, the target storage unit is set as the programming success. Next, the repetitive validation program is executed on the memory unit that has been successfully programmed. The re-validation program includes determining whether the threshold voltage of the target storage unit is greater than or equal to the re-validation voltage.

【技术实现步骤摘要】
编程非易失性存储器的方法及存储器系统
本专利技术是有关于一种非易失性存储器，且特别是有关于一种编程非易失性存储器的方法及存储器系统。
技术介绍
近年来，非易失性存储器广泛的使用于各种电子设备，例如个人计算机、笔记本电脑、智能型手机、平板计算机等。非易失性存储器包括了一存储单元数组。非易失性存储器的体积越来越小，而更多的位被存储在一个存储单元中以增加存储器的密度(density)。使用多阶存储单元(multi-levelcell,MLC)技术以提高存储器密度。依据量子力学，当存储器的体积愈小，存储器中的量子的影响就愈大。读取存储器的存储单元时的噪声变动(noisefluctuation)将会影响存储器读取时的可靠性。因此，需要一个编程非易失性存储器的方法及一存储器系统，以减少读取存储器的存储单元时的噪声变动的影响。
技术实现思路
本专利技术有关于一种编程非易失性存储器的方法及一种存储器系统。通过本专利技术，施加一再验证脉冲至已编程成功的非易失存储器的存储单元，并且施加一再编程脉冲至已编程成功的存储单元中的部分目标存储单元，以编程这些目标存储单元及提高这些目标存储单元的阈值电压。包含这些目标存储单元的阈值电压分布将被缩短且变得较为紧密，可降低读取存储器的存储单元时的噪声变动的影响。根据本专利技术的一方面，提出一种在编程期间编程非易失性存储器的方法。该非易失性存储器包括多个存储单元。部分这些存储单元的每一存储单元存储至少具有2位的数据。该方法包括以下步骤。提供至少一编程脉冲以编程这些存储单元的一目标存储单元。施加至少一编程验证脉冲至该目标存储单元。在该目标存储单元的一阈值电压大于或等于一编程验证电压的情况下，设定该目标存储单元为编程成功。以及在该目标存储单元被设定为编程成功的情况下，对该目标存储单元执行一再验证操作，该再验证操作包括施加至少一再验证脉冲至该目标存储单元。根据本专利技术的另一方面，提出一种在编程期间编程非易失性存储器的方法。该非易失性存储器包括多个存储单元。部分这些存储单元的每一存储单元存储至少具有2位的数据。该方法包括以下步骤。提供至少一编程脉冲。提供至少一编程验证脉冲。使能一编程成功信号。以及在使能该编程成功信号后，提供至少一再验证脉冲。为了对本专利技术的上述及其他方面有更佳的了解，下文特举实施例，并配合所附附图详细说明如下：附图说明图1A绘示依照本专利技术一实施例的多阶存储单元的阈值电压分布示意图。图1B绘示依照本专利技术一实施例的多阶存储单元的阈值电压分布示意图。图1C绘示依照本专利技术一实施例的读取存储单元时的噪声变动的示意图。图2绘示依照本专利技术一实施例的一存储器系统的方块图。图3绘示依照本专利技术一实施例的编程非易失性存储器的方法的流程图。图4绘示依照本专利技术一实施例的信号波形图。【符号说明】20：存储器系统202：控制器204：非易失性存储器数组S302～S324：流程步骤400、418：电压电平402：编程脉冲404：编程验证脉冲406：编程成功信号408：使能再验证操作信号410：再验证脉冲412：再编程脉冲414：完成编程验证信号PV、PV1、PV2、PV3：编程验证电压Vt：阈值电压W1、W2、W3、W1’、W2’、W3’：存储窗口具体实施方式以下提出各种实施例进行详细说明，然而，实施例仅用以作为范例说明，并不会限缩本专利技术欲保护的范围。此外，实施例中的附图省略部分元件，以清楚显示本专利技术的技术特点。在所有附图中相同的标号将用于表示相同或相似的元件。请参照图1A，其绘示依照本专利技术一实施例的多阶存储单元的阈值电压分布示意图。在本范例中，如图1A所示，一存储器数组的每一存储单元存储2位的数据，以及每一多阶存储单元具有四个逻辑状态，即“11”、“10”、“00”及“01”，以表示每一存储单元具有2位数据。在本范例中，编程验证电压PV1用以确定逻辑状态“10”的阈值电压分布的低边界(lowboundary)。相似地，编程验证电压PV2和PV3分别用于确定逻辑状态“00”和“01”的阈值电压分布的低边界。逻辑状态“11”的阈值电压分布的高边界与逻辑状态“10”的阈值电压分布的低边界之间的区域被定义为存储窗口(window)W1。逻辑状态“10”的阈值电压分布的高边界与逻辑状态“00”的阈值电压分布的低边界之间的区域被定义为存储窗口W2。逻辑状态“00”的阈值电压分布的高边界与逻辑状态“01”的阈值电压分布的低边界之间的区域被定义为存储窗口W3。请参照图1B，其绘示依照本专利技术一实施例的多阶存储单元的阈值电压分布示意图。因为存储单元的随机电报噪声(randomtelegraphnoise,RTN)特性，逻辑状态“10”的阈值电压分布具有低于编程验证电压PV1的一「尾巴」分布，且逻辑状态“00”及“01”的阈值电压分布亦分别具有低于编程验证电压PV2及PV3的「尾巴」分布。存储单元的噪声变动造成阈值电压分布具有这样的额外尾巴分布，各阈值电压分布的「尾巴」以阴影表示。阈值电压分布的「尾巴」使存储窗口W1、W2及W3变窄。图1B的存储窗口W1’、W2’及W3’的宽度小于图1A的存储窗口W1、W2及W3的宽度。存储窗口W1’为图1B中的逻辑状态“11”的阈值电压分布的高边界与具有「尾巴」的逻辑状态“10”的阈值电压分布的低边界之间的区域。存储窗口W2’为图1B中的逻辑状态“10”的阈值电压分布的高边界与具有「尾巴」的逻辑状态“00”的阈值电压分布的低边界之间的区域。存储窗口W3’为图1B中的逻辑状态“00”的阈值电压分布的高边界与具有「尾巴」的逻辑状态“01”的阈值电压分布的低边界之间的区域。图1C绘示依照本专利技术一实施例读取图1B中位于阈值电压分布的「尾巴」部分的存储单元时的噪声变动的示意图。在第一次读取此存储单元时，此存储单元的阈值电压小于编程验证电压PV，但在第十次读取此存储单元时，此存储单元的阈值电压大于编程验证电压PV。意即，位于「尾巴」部分的存储单元的阈值电压有时会小于编程验证电压PV，有时会大于编程验证电压PV。存储单元的阈值电压存在极大的变化，并且可以在存储单元的电性特性中观察到噪声变动。噪声变动影响了存储窗口的宽度。图2绘示依照本专利技术一实施例的一存储器系统20的方块图。存储器系统包括一控制器202及一非易失性存储器数组204。非易失性存储器数组包括多个存储区块，且每一存储区块包括多个存储器页面。每一存储器页面包括多个存储单元。举例来说，非易失性存储器数组204为一只读存储器(read-onlymemory,ROM)、可编程只读存储器(programmableread-onlymemory,PROM)、电可改写只读存储器(electricallyalterablereadonlymemory,EAROM)、擦除式可编程只读存储器(erasableprogrammablereadonlymemory,EPROM)、电子擦除式可编程只读存储器(electricallyerasableprogrammablereadonlymemory,EEPROM)或任何型式的二维及三维闪存。控制器202耦接于非易失性存储器数组204。举例来说，控制器202可以例如是通过使用一芯片、芯片内的一电路区块、一固件电路、含有数个电子元件及导本文档来自技高网...

【技术保护点】
1.一种在编程期间编程非易失性存储器的方法，该非易失性存储器包括多个存储单元，部分这些存储单元的每一存储单元存储至少具有2位的数据，该方法包括：提供至少一编程脉冲以编程这些存储单元的一目标存储单元；施加至少一编程验证脉冲至该目标存储单元；在该目标存储单元的一阈值电压大于或等于一编程验证电压的情况下，设定该目标存储单元为编程成功；以及在该目标存储单元被设定为编程成功的情况下，对该目标存储单元执行一再验证操作，该再验证操作包括施加至少一再验证脉冲至该目标存储单元。

【技术特征摘要】
1.一种在编程期间编程非易失性存储器的方法，该非易失性存储器包括多个存储单元，部分这些存储单元的每一存储单元存储至少具有2位的数据，该方法包括：提供至少一编程脉冲以编程这些存储单元的一目标存储单元；施加至少一编程验证脉冲至该目标存储单元；在该目标存储单元的一阈值电压大于或等于一编程验证电压的情况下，设定该目标存储单元为编程成功；以及在该目标存储单元被设定为编程成功的情况下，对该目标存储单元执行一再验证操作，该再验证操作包括施加至少一再验证脉冲至该目标存储单元。2.如权利要求1所述的方法，其中该再验证操作还包括：在该目标存储单元的该阈值电压小于一再验证电压的情况下，提供一再编程脉冲以编程该目标存储单元。3.如权利要求2所述的方法，其中该再编程脉冲的振幅大于该至少一编程脉冲的振幅。4.如权利要求1所述的方法，其中该至少一再验证脉冲的振幅等于该至少一编程验证脉冲的...

【专利技术属性】
技术研发人员：古紹泓，林大卫，程政宪，李致维，蔡文哲，
申请(专利权)人：旺宏电子股份有限公司，
类型：发明
国别省市：中国台湾,71