模数转换方法及Δ-Σ调制器技术

本发明专利技术提供一种模数转换方法及Δ‑Σ调制器。模数转换方法包括至少部分通过下述步骤将模拟输入信号转换为数字输出：用滤波器对所述模拟输入信号进行滤波；通过利用多个比较器将经滤波的模拟输入信号与多个阈值进行比较，生成所述数字输出；基于多个比较器的先前输出，从多个相应参考值中选择多个阈值中的至少一个阈值，其中选择所述多个阈值中的至少一个阈值包括多个阈值的数值顺序随时间改变；以及将所述数字输出提供至滤波器的输入端口。本发明专利技术可以应用于要求较大调制速度的应用中，并且可以限制晶片上使用的空间量。

A/D Conversion Method and_-Modulator

The invention provides an analog-to-digital conversion method and a_modulator. The analog-to-digital conversion method includes converting the analog input signal into digital output at least in part through the following steps: filtering the analog input signal with a filter; generating the digital output by comparing the filtered analog input signal with multiple thresholds using multiple comparators; and selecting multiple corresponding reference values based on the previous output of multiple comparators. At least one threshold in the threshold, in which at least one of the selected multiple thresholds includes the numerical order of the multiple thresholds varying with time; and the digital output is provided to the input port of the filter. The invention can be applied to applications requiring larger modulation speed, and can limit the amount of space used in wafers.

【技术实现步骤摘要】
模数转换方法及Δ-Σ调制器
本专利技术涉及Δ-Σ(delta-sigma)模数转换器(analog-to-digitalconverter，ADC)。
技术介绍
Δ-ΣADC使用积分器(integrator)和反馈回路(feedbackloop)来过滤低频中的噪声，以便增强信噪比。一些Δ-ΣADC在反馈回路中包括1位(1-bit)数模转换器(digital-to-analogconverter，DAC)。其他Δ-ΣADC包括多位(multi-bit)DAC。具有多位DAC的ADC通常提供更高的数字化分辨率。
技术实现思路
有鉴于此，本专利技术提供一种模数转换方法及Δ-Σ调制器。本专利技术提供了一种模数转换方法，包括至少部分通过下述步骤将模拟输入信号转换为数字输出：用滤波器对所述模拟输入信号进行滤波；通过利用多个比较器将经滤波的所述模拟输入信号与多个阈值进行比较，生成所述数字输出；基于所述多个比较器的先前输出，从多个相应参考值中选择所述多个阈值中的至少一个阈值，其中选择所述多个阈值中的至少一个阈值包括所述多个阈值的数值顺序随时间改变；以及将所述数字输出提供至所述滤波器的输入端口。本专利技术提供了一种Δ-Σ调制器，包括：滤波器；量化器，包括多个比较器，所述多个比较器中的每一个均被配置为将所述滤波器的输出与相应阈值进行比较，多个相应阈值是从多个相应参考值中选择的；控制电路，耦接到所述量化器并且被配置为基于所述量化器的先前输出随时间改变所述多个相应阈值的数值顺序；以及反馈回路，用于将所述量化器耦接到所述滤波器的输入端口。本专利技术提供了一种Δ-Σ调制器，包括：滤波器；量化器，包括至少第一比较器、第二比较器和第三比较器；多路复用器，包括至少第一2对1多路复用器、第二2对1多路复用器和第三2对1多路复用器，所述第一2对1多路复用器的输出耦接到所述第一比较器，所述第二2对1多路复用器的输出耦接到所述第二比较器以及所述第三2对1多路复用器的输出耦接到所述第三比较器；控制电路，被配置为通过如下方式选择第一阈值、第二阈值和第三阈值，使得所述第一阈值、所述第二阈值和所述第三阈值的数值顺序随时间改变：利用所述第一2对1多路复用器，在第一参考值和第四参考值中选择第一阈值；利用所述第二2对1多路复用器，在第二参考值和第五参考值中选择第二阈值；利用所述第三2对1多路复用器，在第三参考值和第六参考值中选择第三阈值；以及反馈回路，用于将所述量化器耦接到所述滤波器的输入端口。本专利技术可以应用于要求较大调制速度的应用中，并且可以限制晶片上使用的空间量。在结合附图阅读本专利技术的实施例的以下详细描述之后，本专利技术的各种目的、特征和优点将是显而易见的。然而，这里使用的附图仅以解释说明为目的，而不应被视为本专利技术的限制。附图说明在浏览了下文的具体实施方式和相应的附图后，本领域技术人员将更容易理解上述本专利技术的目的和优点。图1示出根据本专利技术实施例的Δ-Σ调制器的框图。图2A示出根据本专利技术一些实施例的可以在Δ-Σ调制器中使用的数字转换器的示例的框图。图2B根据一个特定示例示出了图2A的数字转换器的操作。图3中示出驱动器的一个具体实施方式。图4为根据本专利技术的非限制性实施例示出图3中驱动器中使用的参考选择器的示意框图。图5示出根据本专利技术一些实施例的用于将模拟输入信号转换成数字输出并同时补偿过量回路延迟的代表性方法的流程图。图6是示出经滤波的模拟输入信号的示例的图表。图7A至图7E是根据本专利技术的非限制性实施例示出图2A的数字转换器如何响应图6的模拟输入信号的表格。具体实施方式用于补偿Δ-Σ调制器的过量回路延迟(excessloopdelay)的常规电路会速度非常慢或者非常昂贵。“过量回路延迟”是本领域中术语，用于指Δ-Σ调制器的回路中出现的延迟累积。这种延迟会对Δ-Σ调制器的性能和稳定性造成不利影响。某些过量回路延迟补偿电路不足够快，无法对高于1GHz调制速度的模拟信号进行数字化，而高于1GHz调制速度的模拟信号在传感和通信应用中是经常的情况。另一方面，其他过量回路延迟补偿电路可以处理这种高速信号，但是需要集成电路上较大面积来布置Δ-Σ调制器，因此显著增加了整个调制器的成本。例如，一些电路在量化器中包括大量的多路复用器和/或大量导线，这将增加调制器晶片的尺寸，并因此增加其成本。认识到现有技术中的这些限制，本专利技术提出了用于补偿Δ-Σ调制器的过量回路延迟的高速紧凑(compact)电路。与常规电路不同，本专利技术提出的电路可以应用于要求较大调制速度的应用中(当然，也可以用于低速应用中)，并且可以限制晶片上使用的空间量。在一些实施例中，空间使用量的减少可以通过减少多路复用器和控制线的数量来实现，这些多路复用器和控制线用于驱动调制器的量化器的操作。多路复用器和线路的数量的减少又可以通过改变提供给量化器的阈值的数值顺序(numericalorder)来实现，这可以显著地简化控制电路的设计。使用这些控制电路，模拟输入信号可以通过以下步骤被数字化：1)对信号进行滤波，例如使用积分器或其他类型的低通滤波器，2)利用多个比较器，将滤波信号与多个阈值进行比较，3)基于多个比较器的先前输出，从多个对应参考值中选择多个阈值中的每个阈值，其中选择多个阈值中的每个阈值包括随着时间改变多个阈值的数值顺序，以及4)通过反馈回路将数字输出提供给滤波器的输入端口。在改变阈值的数值顺序时，在第一时间间隔中提供给第一比较器的阈值可以大于提供给第二比较器的阈值，但是在第二时间间隔中是相反的情况。图1示出根据本专利技术实施例的Δ-Σ调制器的框图。Δ-Σ调制器100可以包括信号减法电路102、回路滤波器104、量化器106、控制电路108和数模转换器(digital-to-analogconverter，DAC)110。信号减法电路102也可以是加法器(其可以利用差分放大器来实现，以执行模拟信号相减)。信号减法电路102可以被设置为从模拟输入信号VIN中减去模拟反馈信号VFB，以生成差值信号VS。回路滤波器104可以包括一个或多个积分器、谐振器或其他类型的滤波器(包括低通滤波器)。回路滤波器104可以被设置为对差值信号VS执行滤波操作，以生成滤波信号VS'。在一些实施例中，回路滤波器104可以被设置为使得在Δ-Σ调制器中出现的噪声的频谱密度在低频处较低，由此提供了可以以最小噪声来数字化模拟信号的频谱区域。量化器106和控制电路108共同形成数字转换器(digitizer)112。量化器106可以由控制电路108控制，并且可以设置成将滤波信号VS'量化(例如数字化)为数字输出信号DOUT。DAC110可以位于量化器106的输出与信号减法电路102的输入之间的反馈路径中，并且被设置为基于数字输出信号DOUT来执行数模转换操作。信号减法电路102可以将DAC110的输出(反馈信号VFB)与模拟输入信号VIN相组合。信号经过量化器106、DAC110和/或沿着反馈路径中存在的其他寄生组件时所累积的延迟被称为过量回路延迟。过量回路延迟可能会导致量化器时钟边沿与DAC脉冲边沿之间的非零延迟。理想情况下，DAC脉冲应当立即响应量化器时钟边沿，但是由于非零门延迟(gatedelay)和晶体管开关时间，反馈回路中可能存在有限延迟。定时误差通过DA本文档来自技高网...

【技术保护点】
1.一种模数转换方法，包括：至少部分通过下述步骤将模拟输入信号转换为数字输出：用滤波器对所述模拟输入信号进行滤波；通过利用多个比较器将经滤波的所述模拟输入信号与多个阈值进行比较，生成所述数字输出；基于所述多个比较器的先前输出，从多个相应参考值中选择所述多个阈值中的至少一个阈值，其中选择所述多个阈值中的至少一个阈值包括所述多个阈值的数值顺序随时间改变；以及将所述数字输出提供至所述滤波器的输入端口。

【技术特征摘要】
2017.09.11 US 62/556,717;2018.01.19 US 15/875,9311.一种模数转换方法，包括：至少部分通过下述步骤将模拟输入信号转换为数字输出：用滤波器对所述模拟输入信号进行滤波；通过利用多个比较器将经滤波的所述模拟输入信号与多个阈值进行比较，生成所述数字输出；基于所述多个比较器的先前输出，从多个相应参考值中选择所述多个阈值中的至少一个阈值，其中选择所述多个阈值中的至少一个阈值包括所述多个阈值的数值顺序随时间改变；以及将所述数字输出提供至所述滤波器的输入端口。2.根据权利要求1所述的方法，其特征在于，所述多个阈值至少包括第一阈值和第二阈值，并且其中：改变所述多个阈值的数值顺序包括将所述多个阈值设置为，在第一时间间隔中所述第一阈值大于所述第二阈值，在第二时间间隔中所述第二阈值大于所述第一阈值。3.根据权利要求2所述的方法，其特征在于，所述第一阈值是从第一参考值和第三参考值中选择的一个，所述第二阈值是从第二参考值和第四参考值中选择的一个，其中所述第二参考值大于所述第一参考值并且小于所述第三参考值。4.根据权利要求1所述的方法，其特征在于，还包括将所述数字输出延迟半个时钟周期。5.根据权利要求1所述的方法，其特征在于，还包括使用测温编码器对所述数字输出进行编码，并且使用经编码的所述数字输出来选择所述多个阈值中的至少一个阈值。6.根据权利要求1所述的方法，其特征在于，从多个相应参考值中选择所述多个阈值中的至少一个阈值的步骤包括选择多个2对1多路复用器中的至少一个的输出。7.根据权利要求1所述的方法，其特征在于，将所述数字输出提供至所述滤波器的输入端口的步骤包括将所述数字输出转换成模拟信号。8.一种Δ-Σ调制器，包括：滤波器；量化器，包括多个比较器，所述多个比较器中的每一个均被配置为将所述滤波器的输出与相应阈值进行比较，多个相应阈值是从多个相应参考值中选择的；控制电路，耦接到所述量化器并且被配置为基于所述量化器的先前输出随时间改变所述多个相应阈值的数值顺序；以及反馈回路，用于将所述量化器耦接到所述滤波器的输入端口。9.根据权利要求8所述的Δ-Σ调制器，其特征在于，所述多个相应阈值至少包括第一阈值和第二阈值，并且其中所述控制电路进一步被配置为：通过将所述多个相应阈值设置为在第一时间间隔中所述第一阈值大于所述第二阈值以及在第二时间间隔中所述第二阈值大于所述第一阈值，来改变所述多个相应阈值的顺序。1...

【专利技术属性】
技术研发人员：何涛，米迦勒·阿士伯恩，
申请(专利权)人：联发科技股份有限公司，
类型：发明
国别省市：中国台湾,71