半导体存储器件制造技术

技术编号:20626671 阅读:21 留言:0更新日期:2019-03-20 16:22
一种半导体存储器件可以包括在半导体衬底上的选择晶体管、覆盖选择晶体管的层间绝缘层、联接到选择晶体管的漏极区域并构造为穿透层间绝缘层的下接触插塞、以及联接到下接触插塞的磁隧道结图案。下接触插塞可以包括金属图案以及与金属图案的顶表面接触的盖金属图案。盖金属图案可以包括具有比金属图案的顶表面的表面粗糙度小的表面粗糙度的顶表面。磁隧道结图案可以包括底电极和顶电极、在顶电极与底电极之间的下磁层和上磁层、以及在下磁层与上磁层之间的隧道势垒层。

Semiconductor memory devices

A semiconductor memory device may include a selection transistor on a semiconductor substrate, an interlayer insulation layer covering the selection transistor, a drain region connected to the selection transistor and constructed as a lower contact plug penetrating the interlayer insulation layer, and a magnetic tunnel junction pattern connected to the lower contact plug. The lower contact plug may include a metal pattern and a cover metal pattern in contact with the top surface of the metal pattern. The cover metal pattern may include a top surface having a surface roughness smaller than that of the top surface of the metal pattern. The magnetic tunnel junction pattern may include a bottom electrode and a top electrode, a lower magnetosphere and an upper magnetosphere between the top electrode and the bottom electrode, and a tunnel barrier layer between the lower magnetosphere and the upper magnetosphere.

【技术实现步骤摘要】
半导体存储器件
本公开涉及半导体存储器件,具体地,涉及包括磁隧道结的半导体存储器件。
技术介绍
随着便携式计算设备和无线通信设备越来越多的使用,便携式计算设备和无线通信设备中所要包括的存储器件会需要更高的密度、更低的功率和/或非易失的性质。磁存储器件能够满足上述技术要求。用于磁存储器件的示例数据存储机制是磁隧道结(MTJ)的隧道磁阻(TMR)效应。例如,具有MTJ的磁存储器件已被开发为包括具有百分之几百到百分之几千的TMR比率的一个或更多个MTJ。
技术实现思路
本专利技术构思的一些示例实施方式包括具有改善的电特性的半导体存储器件。根据本专利技术构思的一些示例实施方式,一种半导体存储器件可以包括在半导体衬底上的选择晶体管、覆盖选择晶体管的层间绝缘层、联接到选择晶体管的漏极区域并构造为穿透层间绝缘层的下接触插塞、以及联接到下接触插塞的磁隧道结图案。下接触插塞可以包括金属图案以及与金属图案的顶表面接触的盖金属图案,金属图案的顶表面具有第一表面粗糙度,盖金属图案包括顶表面,盖金属图案的该顶表面具有第二表面粗糙度,第二表面粗糙度小于第一表面粗糙度。磁隧道结图案可以包括底电极、顶电极、在顶电极与底电极之间的下磁层和上磁层、以及在下磁层与上磁层之间的隧道势垒层。根据本专利技术构思的一些示例实施方式,一种半导体存储器件可以包括在半导体衬底上的下接触插塞。下接触插塞可以穿透层间绝缘层。下接触插塞可以包括:金属图案,其穿透层间绝缘层的下部,金属图案包括第一金属性材料,金属图案具有向下弯曲的顶表面;以及盖金属图案,其与金属图案直接接触并穿透层间绝缘层的上部。半导体存储器件可以包括磁隧道结图案,磁隧道结图案在半导体衬底上包括底电极、下磁层、隧道势垒层、上磁层和顶电极的顺序堆叠,底电极与下接触插塞的盖金属图案的顶表面直接接触,盖金属图案包括第二金属性材料,第二金属性材料不同于第一金属性材料,盖金属图案具有平坦的顶表面。附图说明示例实施方式将由以下结合附图的简明描述被更清楚地理解。附图显示出如这里描述的非限制性的示例实施方式。图1是示出根据本专利技术构思的一些示例实施方式的半导体存储器件的存储单元阵列的电路图。图2是示出根据本专利技术构思的一些示例实施方式的半导体存储器件的单位存储单元的示意图。图3是示出根据本专利技术构思的一些示例实施方式的半导体存储器件的俯视图。图4、图5、图6、图7、图8、图9、图10和图11是沿图3的线I-I'、II-II'和III-III'截取的剖视图,以示出根据本专利技术构思的一些示例实施方式的制造半导体存储器件的方法。图12A和图12B是示出根据本专利技术构思的一些示例实施方式的半导体存储器件的一部分(例如图11的部分“A”)的放大剖视图。图13是示出根据本专利技术构思的一些示例实施方式的半导体存储器件的剖视图。图14A和图14B是示出图13的部分“B”的放大剖视图。图15、图16、图17和图18是示意性地示出根据本专利技术构思的一些示例实施方式的半导体存储器件的数据存储图案的图。应注意,这些图旨在示出某些示例实施方式中使用的方法、结构和/或材料的一般特性,并补充下面提供的书面描述。然而,这些图并非按比例绘制,并且可能并非精确地反映任何给定实施方式的精确结构或性能特性,并且不应被解释为限定或限制示例实施方式所涵盖的值或性质的范围。例如,为了清楚,分子、层、区域和/或结构元件的相对厚度和定位可能被减小或夸大。各附图中使用相似或相同的附图标记旨在表示存在相似或相同的元件或特征。具体实施方式在下文中,将参照附图更详细地描述根据本专利技术构思的一些示例实施方式的半导体存储器件及制造其的方法。图1是示出根据本专利技术构思的一些示例实施方式的半导体存储器件的存储单元阵列的电路图。参照图1,多个单位存储单元MC可以二维或三维地布置(“构造”)以形成(“至少部分地包括”)存储单元阵列。单位存储单元MC的每个可以在提供(“构造”)为彼此交叉的字线WL和位线BL之间被提供。单位存储单元MC的每个可以包括存储元件ME和选择元件SE。选择元件SE和存储元件ME可以彼此串联电联接。存储元件ME可以联接在位线BL与选择元件SE之间,选择元件SE可以联接在存储元件ME与源极线SL之间,并且可以由字线WL控制。存储元件ME可以是可变电阻器件,其电阻可通过施加到其的电脉冲切换到至少两个值中的一个。例如,存储元件ME可以形成为具有分层结构,该分层结构的电阻可通过穿过其的电流的自旋转移过程而改变。在一些示例实施方式中,存储元件ME可以具有配置为表现出磁阻性质的分层结构,并且可以包括至少一种铁磁材料和/或至少一种反铁磁材料。选择元件SE可以配置为取决于(“基于”)施加到字线WL的电压而控制将供应给存储元件ME的电流的流动。例如,选择元件SE可以是二极管、pnp双极晶体管、npn双极晶体管、n沟道金属氧化物半导体场效应晶体管(NMOS-FET)和PMOS-FET中的一种。在选择元件SE是三端器件(例如双极晶体管或MOSFET)的情况下,存储单元阵列还可以包括可联接到晶体管的源电极的源极线SL。此外,源极线SL可以提供在相邻的一对字线WL之间,并且可以由联接到所述字线WL的多个晶体管共同共用。图2是示出根据本专利技术构思的一些示例实施方式的半导体存储器件的单位存储单元的示意图。参照图2,单位存储单元MC可以包括存储元件ME和选择元件SE。在一些示例实施方式中,选择元件SE可以是MOSFET,存储元件ME可以包括磁隧道结MTJ。磁隧道结MTJ可以联接在位线BL与选择元件SE之间,选择元件SE可以联接在磁隧道结MTJ与源极线SL之间,并且可以由字线WL控制。磁隧道结MTJ可以包括多个磁层FL和RL以及插置在磁层FL与RL之间的隧道势垒层TBL。磁层中的一个可以具有固定的磁化方向而不管通常用户条件下产生的外部磁场的存在,因而其可以用作磁隧道结MTJ的参考层RL。磁层中的另一个可以被配置为具有可通过施加到其的外部磁场而切换的可变的磁化方向,因而其可以用作磁隧道结MTJ的自由层FL。磁层FL和RL之间在磁化方向上的差异可以导致磁隧道结MTJ的电阻的变化,该变化可以用于在单位存储单元MC中存储数据。这意味着磁隧道结MTJ的电阻可通过改变自由层FL的磁化方向而被控制。例如,磁隧道结MTJ的电阻可以当参考层RL和自由层FL的磁化方向反平行时比当它们平行时高得多。图3是示出根据本专利技术构思的一些示例实施方式的半导体存储器件的俯视图。图4、图5、图6、图7、图8、图9、图10和图11是沿图3的线I-I'、II-II'和III-III'截取的剖视图,以示出根据本专利技术构思的一些示例实施方式的制造半导体存储器件的方法。图12A和图12B是示出根据本专利技术构思的一些示例实施方式的半导体存储器件的一部分(例如图11的部分“A”)的放大剖视图。参照图3和4,半导体衬底100可以包括第一区域R1和第二区域R2。半导体衬底100可以是硅衬底、锗衬底或硅锗衬底。存储单元阵列可以在半导体衬底100的第一区域R1上形成,逻辑单元或外围电路图案(例如对准标记或光刻标记)可以在半导体衬底100的第二区域R2上形成。例如,第一区域R1可以是存储单元阵列区域,第二区域R2可以是外围电路区域或划片槽(scribeline)区域。可用作参本文档来自技高网...

【技术保护点】
1.一种半导体存储器件,包括:选择晶体管,在半导体衬底上;层间绝缘层,覆盖所述选择晶体管;下接触插塞,联接到所述选择晶体管的漏极区域并且构造为穿透所述层间绝缘层,所述下接触插塞包括金属图案和与所述金属图案的顶表面接触的盖金属图案,所述金属图案的所述顶表面具有第一表面粗糙度,所述盖金属图案包括顶表面,所述盖金属图案的所述顶表面具有第二表面粗糙度,所述第二表面粗糙度小于所述第一表面粗糙度;以及磁隧道结图案,联接到所述下接触插塞,所述磁隧道结图案包括底电极、顶电极、在所述顶电极与所述底电极之间的下磁层和上磁层、以及在所述下磁层与所述上磁层之间的隧道势垒层。

【技术特征摘要】
2017.09.12 KR 10-2017-01167761.一种半导体存储器件,包括:选择晶体管,在半导体衬底上;层间绝缘层,覆盖所述选择晶体管;下接触插塞,联接到所述选择晶体管的漏极区域并且构造为穿透所述层间绝缘层,所述下接触插塞包括金属图案和与所述金属图案的顶表面接触的盖金属图案,所述金属图案的所述顶表面具有第一表面粗糙度,所述盖金属图案包括顶表面,所述盖金属图案的所述顶表面具有第二表面粗糙度,所述第二表面粗糙度小于所述第一表面粗糙度;以及磁隧道结图案,联接到所述下接触插塞,所述磁隧道结图案包括底电极、顶电极、在所述顶电极与所述底电极之间的下磁层和上磁层、以及在所述下磁层与所述上磁层之间的隧道势垒层。2.根据权利要求1所述的半导体存储器件,其中所述盖金属图案的所述顶表面与所述磁隧道结图案的所述底电极直接接触。3.根据权利要求1所述的半导体存储器件,其中所述金属图案的所述顶表面不与所述磁隧道结图案直接接触。4.根据权利要求1所述的半导体存储器件,其中所述金属图案包括第一金属性材料,以及所述盖金属图案包括第二金属性材料,所述第二金属性材料不同于所述第一金属性材料。5.根据权利要求4所述的半导体存储器件,其中所述第一金属性材料包括钨,以及所述第二金属性材料包括钛氮化物。6.根据权利要求1所述的半导体存储器件,其中所述盖金属图案和所述底电极包括共同的金属性材料。7.根据权利要求1所述的半导体存储器件,其中所述金属图案的中心部分的高度小于所述金属图案的边缘部分的高度。8.根据权利要求1所述的半导体存储器件,其中所述盖金属图案的宽度小于所述磁隧道结图案的所述底电极的宽度。9.根据权利要求1所述的半导体存储器件,其中所述盖金属图案的所述顶表面在比所述层间绝缘层的顶表面的水平高的水平处。10.根据权利要求1所述的半导体存储器件,其中所述下接触插塞还包括阻挡金属图案,所述阻挡金属图案覆盖所述金属图案的侧表面和所述金属图案的底表面,所述阻挡金属图案在所述金属图案的所述侧表面上具有第一厚度,以及所述盖金属图案在所述金属图案的所述顶表面上具有第二厚度,所述第二厚度大于所述第一厚度。11.根据权利要求10所述的半导体存储器件...

【专利技术属性】
技术研发人员:朴基喆金基雄石瀚率权炳昊尹普彦
申请(专利权)人:三星电子株式会社
类型:发明
国别省市:韩国,KR

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1