一种薄膜晶体管及其制作方法、阵列基板及其制作方法、显示装置制造方法及图纸

技术编号:20626527 阅读:45 留言:0更新日期:2019-03-20 16:18
本发明专利技术公开一种薄膜晶体管及其制作方法、阵列基板及其制作方法、显示装置,涉及显示技术领域,以降低薄膜晶体管所在像素的漏电流。所述薄膜晶体管的制作方法包括:在衬底基板的表面形成多晶硅材料层,在多晶硅材料层的上方形成第一掩膜层,并对多晶硅材料层进行处理,形成掺杂漏区域,在掺杂漏区域的上方和第一掩膜层的上方形成第二掩膜层,对掺杂漏区域未被第二掩膜版所覆盖的区域进行空穴掺杂。所述薄膜晶体管应用上述薄膜晶体管的制作方法制作而成。本发明专利技术提供的薄膜晶体管及其制作方法、阵列基板及其制作方法、显示装置用于降低漏电流。

A thin film transistor and its fabrication method, array substrate, fabrication method and display device

The invention discloses a thin film transistor and its fabrication method, an array substrate and its fabrication method, and a display device, which relates to the display technology field to reduce the leakage current of the pixels where the thin film transistor is located. The preparation method of the thin film transistor includes: forming a polycrystalline silicon material layer on the surface of the substrate substrate, forming a first mask layer above the polycrystalline silicon material layer, and processing the polycrystalline silicon material layer to form a doping leakage region, forming a second mask layer above the doping leakage region and above the first mask layer, and forming an area where the doping leakage region is not covered by the second mask. Hole doping was carried out. The thin film transistor is fabricated by using the manufacturing method of the thin film transistor. The thin film transistor and its fabrication method, the array substrate and its fabrication method, and the display device provided by the invention are used to reduce the leakage current.

【技术实现步骤摘要】
一种薄膜晶体管及其制作方法、阵列基板及其制作方法、显示装置
本专利技术涉及显示
,尤其涉及一种薄膜晶体管及其制作方法、阵列基板、显示装置。
技术介绍
液晶显示装置是一种显示分辨率很高的平面显示装置,其具有良好的显示效果,成为目前市场上的主流显示装置。现有低温多晶硅液晶显示装置所使用的薄膜晶体管在制作过程中,采用湿法刻蚀工艺在多晶硅材料层的表面形成栅极,此时在没有去除栅极表面所覆盖的光刻胶的前提下,以栅极表面的光刻胶为掩膜版,对多晶硅材料层进行空穴注入,形成空穴掺杂部,接着去除栅极表面的光刻胶,然后对多晶硅材料层进行轻掺杂漏(LightlyDopedDrain,缩写为LDD)处理,形成轻掺杂漏极(即LDD结构)。专利技术人发现,现有低温多晶硅液晶显示装置所使用的薄膜晶体管的LDD结构的线性长度比较短,使得薄膜晶体管所在像素的漏电流比较大,导致低温多晶硅显示装置的生产良率下降。
技术实现思路
本专利技术的目的在于提供一种薄膜晶体管及其制作方法、阵列基板及其制作方法、显示装置,以降低薄膜晶体管所在像素的漏电流。为了实现上述目的,本专利技术提供一种薄膜晶体管的制作方法,该薄膜晶体管的制作方法包括:在衬底基板的表面形成多晶硅材料层;在所述多晶硅材料层的上方形成第一掩膜层,使得所述第一掩膜层在多晶硅材料层的正投影覆盖多晶硅材料层的部分区域;在所述第一掩膜层的掩膜下对所述多晶硅材料层进行处理,形成掺杂漏区域;在所述掺杂漏区域远离衬底基板的上方和所述第一掩膜层远离衬底基板的上方形成第二掩膜层,使得所述第二掩膜版在掺杂漏区域的正投影覆盖掺杂漏区域的部分区域,所述第二掩膜层的线宽方向与所述掺杂漏区域的线长方向相同;在所述第二掩膜层的掩膜下对所述掺杂漏区域未被第二掩膜版在掺杂漏区域的正投影所覆盖的区域进行空穴掺杂,使得所述掺杂漏区域形成空穴掺杂部和掺杂漏极部。与现有技术相比,本专利技术提供的薄膜晶体管的制作方法中,在掺杂漏区域远离衬底基板的上方和第一掩膜层远离衬底基板的上方形成第二掩膜层,使得第二掩膜版在掺杂漏区域的正投影覆盖掺杂漏区域的部分区域,然后在第二掩膜层的掩膜下对掺杂漏区域未被第二掩膜版在掺杂漏区域的正投影所覆盖的区域进行空穴掺杂,由此可见,掺杂漏区域被第二掩膜版在掺杂漏区域的正投影覆盖的区域最终形成掺杂漏极部,掺杂漏区域未被第二掩膜版在掺杂漏区域的正投影覆盖的区域最终形成空穴掺杂部。而由于第二掩膜层的线宽方向与掺杂漏区域的线长方向相同,使得第二掩膜层的线宽决定了掺杂漏区域的线长大小,且在掺杂漏区域远离衬底基板的上方和第一掩膜层远离衬底基板的上方形成第二掩膜层前,在第一掩膜层的掩膜下对多晶硅材料层进行处理,形成掺杂漏区域,因此,本专利技术提供的薄膜晶体管的制作方法,在形成第二掩膜层时,可控制第二掩膜层的形成工艺,增加第二掩膜层的线宽,使得掺杂漏极部的线长增加,从而提高掺杂漏极部的电阻,这样本专利技术提供的薄膜晶体管所在像素的漏电流就会降低。本专利技术还提供了一种阵列基板的制作方法,该阵列基板的制作方法包括:在衬底基板的表面制作位于显示区域的多个薄膜晶体管;多个薄膜晶体管中的一个薄膜晶体管阵列的制作方法为上述薄膜晶体管的制作方法。与现有技术相比,本专利技术提供的阵列基板的制作方法的有益效果与上述薄膜晶体管的制作方法的有益效果相同,在此不做赘述。本专利技术还提供了一种薄膜晶体管,所述薄膜晶体管采用上述薄膜晶体管的制作方法制作而成。与现有技术相比,本专利技术提供的薄膜晶体管的有益效果与上述薄膜晶体管的制作方法的有益效果相同,在此不做赘述。本专利技术还提供了一种阵列基板,其特征在于,包括位于显示区域的薄膜晶体管阵列,所述薄膜晶体管阵列包括至少一个上述薄膜晶体管。与现有技术相比,本专利技术提供的阵列基板的有益效果与上述薄膜晶体管的有益效果相同,在此不做赘述。本专利技术还提供了一种显示装置,该显示装置包括上述阵列基板。与现有技术相比,本专利技术提供的显示装置的有益效果与上述阵列基板的有益效果相同,在此不做赘述。附图说明此处所说明的附图用来提供对本专利技术的进一步理解,构成本专利技术的一部分,本专利技术的示意性实施例及其说明用于解释本专利技术,并不构成对本专利技术的不当限定。在附图中:图1为现有薄膜晶体管的制作方法的流程框图;图2为现有薄膜晶体管的制作工艺流程图;图3为本专利技术实施例提供的薄膜晶体管的结构示意图;图4为本专利技术实施例提供的薄膜晶体管的主流程框图一;图5为本专利技术实施例提供的薄膜晶体管的具体流程框图一;图6为本专利技术实施例提供的薄膜晶体管的具体流程框图二;图7为本专利技术实施例提供的薄膜晶体管的具体流程框图三;图8为本专利技术实施例提供的栅极制作方法流程框图;图9为本专利技术实施例提供的薄膜晶体管的工艺流程图一;图10为本专利技术实施例提供的薄膜晶体管的工艺流程图二;图11为本专利技术实施例提供的薄膜晶体管的工艺流程图三;图12为现有阵列基板所包括的栅极扇出结构的制作工艺流程图;图13为本专利技术实施例提供的阵列基板所包括的栅极扇出结构的结构示意图;图14为本专利技术实施例提供的阵列基板所包括的栅极扇出结构的制作工艺流程图。具体实施方式下面将结合本专利技术实施例中的附图,对本专利技术实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本专利技术一部分实施例,而不是全部的实施例。基于本专利技术中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本专利技术保护的范围。现有低温多晶硅显示装置所使用的薄膜晶体管的制作方法如图1和图2所示,具体包括如下步骤:步骤S110:如图2中A所示,在衬底基板10的表面形成多晶硅材料层20。步骤S120:如图2中A所示,在多晶硅材料层20远离衬底基板10的表面形成绝缘层30。步骤S130:如图2中A所示,在绝缘层30远离多晶硅材料层20的表面形成金属层40;步骤S140:如图2中A所示,在金属层40远离绝缘层30的表面形成栅极掩膜层50;步骤S150:如图2中B所示,在栅极掩膜层50的掩膜下采用湿法刻蚀对金属层40进行刻蚀,获得栅极41,且栅极41远离绝缘层30的表面仍然覆盖有栅极掩膜层50,该栅极掩膜层50所使用的材料一般为光刻胶,当然还可以是其他适合形成掩膜层的材料。步骤S160:如图2中C所示,理想情况下,金属层40被栅极掩膜层50所覆盖的区域应当不会被刻蚀,即栅极掩膜层50在绝缘层30的正投影刚好与栅极41在绝缘层30的正投影重合;但是,湿法刻蚀工艺的单边CD偏差b1为-0.5μm,使得所形成的实际栅极在绝缘层30的正投影面积小于目标栅极在绝缘层30的正投影面积(即栅极掩膜层50在绝缘层30的正投影面积),且栅极掩膜层50在绝缘层30的正投影边缘与栅极在绝缘层30的正投影边缘之间的距离为0.5μm。而且在湿法刻蚀后,辅助湿法刻蚀的栅极掩膜层50没有被损坏,仍然保留。基于此,在栅极掩膜层50的掩膜下,对多晶硅材料层20进行空穴注入(即离子注入),使得多晶硅材料层20未被栅极掩膜层50在多晶硅材料层20的正投影覆盖的区域形成空穴掺杂部23,而多晶硅材料层20被栅极掩膜层50在多晶硅材料层20的正投影覆盖的区域则仍然保持原有的形态。步骤S170:如图2中D所示,在空穴注入的过程中,栅极掩膜层50的表层发生一定的变性,需要利用干法刻蚀工艺先对栅极掩膜层50本文档来自技高网...

【技术保护点】
1.一种薄膜晶体管的制作方法,其特征在于,包括:在衬底基板的表面形成多晶硅材料层;在所述多晶硅材料层的上方形成第一掩膜层,使得所述第一掩膜层在多晶硅材料层的正投影覆盖多晶硅材料层的部分区域;在所述第一掩膜层的掩膜下对所述多晶硅材料层进行处理,形成掺杂漏区域;在所述掺杂漏区域远离衬底基板的上方和所述第一掩膜层远离衬底基板的上方形成第二掩膜层,使得所述第二掩膜版在掺杂漏区域的正投影覆盖掺杂漏区域的部分区域,所述第二掩膜层的线宽方向与所述掺杂漏区域的线长方向相同;在所述第二掩膜层的掩膜下对所述掺杂漏区域未被第二掩膜版在掺杂漏区域的正投影所覆盖的区域进行空穴掺杂,使得所述掺杂漏区域形成空穴掺杂部和掺杂漏极部。

【技术特征摘要】
1.一种薄膜晶体管的制作方法,其特征在于,包括:在衬底基板的表面形成多晶硅材料层;在所述多晶硅材料层的上方形成第一掩膜层,使得所述第一掩膜层在多晶硅材料层的正投影覆盖多晶硅材料层的部分区域;在所述第一掩膜层的掩膜下对所述多晶硅材料层进行处理,形成掺杂漏区域;在所述掺杂漏区域远离衬底基板的上方和所述第一掩膜层远离衬底基板的上方形成第二掩膜层,使得所述第二掩膜版在掺杂漏区域的正投影覆盖掺杂漏区域的部分区域,所述第二掩膜层的线宽方向与所述掺杂漏区域的线长方向相同;在所述第二掩膜层的掩膜下对所述掺杂漏区域未被第二掩膜版在掺杂漏区域的正投影所覆盖的区域进行空穴掺杂,使得所述掺杂漏区域形成空穴掺杂部和掺杂漏极部。2.根据权利要求1所述的薄膜晶体管的制作方法,其特征在于,所述在衬底基板的表面形成多晶硅材料层后,所述在所述多晶硅材料层的上方形成第一掩膜层前,所述薄膜晶体管的制作方法还包括:在所述多晶硅材料层远离衬底基板的表面形成绝缘层。3.根据权利要求2所述的薄膜晶体管的制作方法,其特征在于,所述在所述多晶硅材料层的上方形成第一掩膜层包括:采用构图工艺在绝缘层远离衬底基板的表面形成栅极,所述栅极为第一掩膜层;所述在所述掺杂漏区域远离衬底基板的上方和所述第一掩膜层远离衬底基板的上方形成第二掩膜层包括:在所述绝缘层远离掺杂漏区域的表面和所述栅极远离绝缘层的表面形成第二掩膜层。4.根据权利要求2所述的薄膜晶体管的制作方法,其特征在于,所述在所述多晶硅材料层的上方形成第一掩膜层包括:在所述绝缘层远离多晶硅材料的表面形成作为第一掩膜层的第一掩膜层,使得所述第一掩膜层在多晶硅材料层的正投影覆盖多晶硅材料层的部分区域;所述在所述掺杂漏区域远离衬底基板的上方和所述第一掩膜层远离衬底基板的上方形成第二掩膜层包括:在所述绝缘层远离掺杂漏区域的表面和所述第一掩膜层远离绝缘层的表面形成第二掩膜层;所述在所述第二掩膜层的掩膜下对所述掺杂漏区域未被第二掩膜版在掺杂漏区域的正投影所覆盖的区域进行空穴掺杂后,所述薄膜晶体管的制作方法还包括:去除所述第一掩膜层和所述第二掩膜版,采用构图工艺在所述绝缘层远离衬底基板的表面形成栅极。5.根据权利要求1所述的薄膜晶体管的制作方法,其特征在于,所述在所述多晶硅材料层的上方形成第一掩膜层包括:在所述多晶硅材料层远离衬底基板的表面形成第一掩膜层,使得所述第一掩膜层在多晶硅材料层的正投影覆盖多晶硅材料层的部分区域;所述在所述第一掩膜层的掩膜下对所述多晶硅材料层进行处理,形成掺杂漏区域包括:在所述第一掩膜层的掩膜下对所述多晶硅材料层进行处理,形成掺杂漏区域;所述在所述掺杂漏区域远离衬底基板的上方和所述第一掩膜层远离衬底基板的上方形成第二掩膜层包括:在所述掺杂漏区域远离衬底基板的表面和所述第一掩膜层远离衬底基板的表面形成第二掩膜层;所述在所述第二掩膜层的掩膜下对所述掺杂漏区域未被第二掩膜版在掺杂漏区域的正投影所覆盖的区域进行空穴掺杂后,所...

【专利技术属性】
技术研发人员:王成龙刘华锋方业周李峰赵生伟王超吕景萍闫雷候林
申请(专利权)人:京东方科技集团股份有限公司鄂尔多斯市源盛光电有限责任公司
类型:发明
国别省市:北京,11

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1