一种振荡器电路制造技术

本实用新型专利技术公开了一种振荡器电路，该振荡器电路包括：自启动电路、自适应电流产生电路、电容充放电电路和时钟产生逻辑电路。本实用新型专利技术提供的振荡器电路可应用于超低的工作电压(

An Oscillator Circuit

The utility model discloses an oscillator circuit, which comprises a self-starting circuit, an adaptive current generating circuit, a capacitor charging and discharging circuit and a clock generating logic circuit. The oscillator circuit provided by the utility model can be applied to ultra-low working voltage.\uff08

【技术实现步骤摘要】
一种振荡器电路
本技术涉及半导体集成电路
，更具体的说，是涉及一种振荡器电路。
技术介绍
振荡器电路作为集成电路中不可缺少的基本模块，广泛用于模数转换器、数模转换器、接口电路和电源管理芯片中。振荡器电路通常利用固定偏置电流对电容进行充电，在电容上产生周期性锯齿波信号，再与阈值电压或者固定参考电平比较，产生周期性方波信号，这种方案电路结构易于实现，振荡器周期可调整范围广，因而得到了广泛应用。如图1所示，为现有技术中的一种典型的环形振荡器电路，在图1的结构中，基准电流产生模块用于产生与电阻R0、电阻R1相关的电流，可得：I0＝I1＝VGSM1/(R0-R1)，该电流通过镜像后在环形振荡器中对电容进行充放电，其中，第一开关S1、第二开关S2、第三开关S3以及第四开关S4可以由MOS管作为开关管取代。当振荡器工作后，第一开关S1和第二开关S2断开，开关管M11对第一电容C1进行充电，当充至第二开关S2的导通阈值时，第二开关S2导通，开关管M7管对第二电容C2进行放电，放电至第三开关S3关断，开关管M13管对第三电容C3进行充电，充至第四开关S4的导通阈值时，第四电压V4由高电平翻转为低电平，振荡器进行翻转，同时第一开关S1导通，第一电压V1由高电平翻转为低电平，开始下一个周期的充放电循环，若设定第一电容C1、第二电容C2以及第三电容C3的电容值相等，开关管M11、开关管M12以及开关管M13的电流值为I0，开关管M6、开关管M7以及开关管M8的电流值为2I0，第一开关S1、第二开关S2、第三开关S3以及第四开关S4的导通阈值为VS，则其振荡周期为：根据上述分析可得，图1中的振荡器电路具有如下缺陷：第一，其振荡周期除了与电阻R和电容C有关外，还与MOS管的导通阈值VS和VGSM1有关，导致其随工艺、温度变化的精度较低，且三级环形振荡电路需要具有很好的匹配性才能保证其周期的准确度；第二，为了通过钳位VP＝VN而产生基准电流，基准电流产生模块采用了运算放大器OP1，这使得该振荡器电路很难在低压电源下应用(VDD≤2V)，再加上环形振荡器部分中叠层开关管的使用，进一步限制了最小工作电压。
技术实现思路
有鉴于此，本技术提供了一种振荡器电路，以解决现有技术中振荡器的频率随工艺、温度和电源电压的变化漂移较大，精度较差，且无法在低电源电压下应用的问题。为实现上述目的，本技术提供如下技术方案：一种振荡器电路，包括：自启动电路、自适应电流产生电路、电容充放电电路和时钟产生逻辑电路，其中：所述自启动电路包括：第一端、第二端、第三端和第四端；所述自适应电流产生电路包括：第一端、第二端、第三端、第四端和第五端；所述电容充放电电路包括：第一端、第二端、第三端、第四端、第五端、第六端、第七端和第八端；所述时钟产生逻辑电路包括：第一端、第二端、第三端、第四端和第五端；所述自启动电路的第一端、所述自适应电流产生电路的第一端以及所述所述电容充放电电路的第一端与电源端(VDD)相连；所述自启动电路的第二端、所述自适应电流产生电路的第二端以及所述所述电容充放电电路的第二端与接地端(VSS)相连；所述自启动电路的第三端与所述自适应电流产生电路的第三端相连，所述自启动电路的第四端分别与所述自适应电流产生电路的第四端和所述电容充放电电路的第四端相连；所述自适应电流产生电路的第五端与所述电容充放电电路的第三端相连，所述电容充放电电路的第五端与所述时钟产生逻辑电路的第三端相连，所述电容充放电电路的第六端与所述时钟产生逻辑电路的第四端相连，所述电容充放电电路的第七端与所述时钟产生逻辑电路的第一端相连，所述电容充放电电路的第八端与所述时钟产生逻辑电路的第二端相连，所述时钟产生逻辑电路的第五端作为所述振荡器电路的输出端输出占空比为50％的周期信号。进一步的，所述自启动电路包括：第一PMOS管(MP1)、第六PMOS管(MP6)和第一电阻(R1)，其中：所述第一PMOS管(MP1)的第一端和所述第六PMOS管(MP6)的第一端作为所述自启动电路的第一端与所述电源端(VDD)相连；所述第一PMOS管(MP1)的第二端与所述第六PMOS管(MP6)的控制端相连，其公共端与所述第一电阻(R1)的第一端相连，所述第一电阻(R1)的第二端作为所述自启动电路的第二端与所述接地端(VSS)相连；所述第一PMOS管(MP1)的控制端作为所述自启动电路的第三端与所述自适应电流产生电路的第三端相连，所述第六PMOS管(MP6)的第二端作为所述自启动电路的第四端分别与所述自适应电流产生电路的第四端和所述电容充放电电路的第四端相连。进一步的，所述第一PMOS管(MP1)和所述第六PMOS管(MP6)的第一端为源极、第二端为漏极，控制端为栅极。进一步的，所述自适应电流产生电路包括：第二PMOS管(MP2)、第三PMOS管(MP3)、第一NMOS管(MN1)、第二NMOS管(MN2)和第二电阻(R2)，其中：所述第二PMOS管(MP2)的第一端和所述第三PMOS管(MP3)的第一端作为所述自适应电流产生电路的第一端与所述电源端(VDD)相连；所述第二PMOS管(MP2)的控制端与所述第三PMOS管(MP3)的控制端相连，其公共端与所述第二PMOS管(MP2)的第二端相连；所述第二PMOS管(MP2)的第二端与所述第二NMOS管(MN2)的第一端相连，所述第二NMOS管(MN2)的第二端与所述第二电阻(R2)的第一端相连，所述第二电阻(R2)的第二端和所述第一NMOS管(MN1)的第二端作为所述自适应电流产生电路的第二端与所述接地端(VSS)相连；所述第一NMOS管(MN1)的第一端与所述第一NMOS管(MN1)的控制端相连，所述第一NMOS管(MN1)的控制端与所述第二NMOS管(MN2)的控制端相连，所述第一NMOS管(MN1)的第一端作为所述自适应电流产生电路的第三端与所述自启动电路的第三端相连；所述第三PMOS管(MP3)的控制端作为所述自适应电流产生电路的第五端与所述电容充放电电路的第三端相连。进一步的，所述第二PMOS管(MP2)、所述第三PMOS管(MP3)、所述第一NMOS管(MN1)和所述第二NMOS管(MN2)的第一端为源极、第二端为漏极，控制端为栅极。进一步的，所述电容充放电电路包括：第四PMOS管(MP4)、第五PMOS管(MP5)、第七PMOS管(MP7)、第八PMOS管(MP8)、第三NMOS管(MN3)、第四NMOS管(MN4)和第五NMOS管(MN5)，其中：所述第四PMOS管(MP4)的第一端、所述第五PMOS管(MP5)的第一端和所述第八PMOS管(MP8)的第一端作为所述电容充放电电路的第一端与所述电源端(VDD)相连；所述第四PMOS管(MP4)的控制端作为所述电容充放电电路的第三端与所述自适应电流产生电路的第五端相连，所述第四PMOS管(MP4)的控制端与所述第五PMOS管(MP5)的控制端相连；所述第四PMOS管(MP4)的第二端与所述第一电容(C1)的第一端相连，所述第一电容(C1)的第二端与所述第五NMOS管(MN5)的第一端相连，所述第五NMOS管(MN5)的第一端与所述第五NMOS管(MN5)的控制端相连；所述本文档来自技高网...

【技术保护点】
1.一种振荡器电路，其特征在于，包括：自启动电路、自适应电流产生电路、电容充放电电路和时钟产生逻辑电路，其中：所述自启动电路包括：第一端、第二端、第三端和第四端；所述自适应电流产生电路包括：第一端、第二端、第三端、第四端和第五端；所述电容充放电电路包括：第一端、第二端、第三端、第四端、第五端、第六端、第七端和第八端；所述时钟产生逻辑电路包括：第一端、第二端、第三端、第四端和第五端；所述自启动电路的第一端、所述自适应电流产生电路的第一端以及所述电容充放电电路的第一端与电源端(VDD)相连；所述自启动电路的第二端、所述自适应电流产生电路的第二端以及所述电容充放电电路的第二端与接地端(VSS)相连；所述自启动电路的第三端与所述自适应电流产生电路的第三端相连，所述自启动电路的第四端分别与所述自适应电流产生电路的第四端和所述电容充放电电路的第四端相连；所述自适应电流产生电路的第五端与所述电容充放电电路的第三端相连，所述电容充放电电路的第五端与所述时钟产生逻辑电路的第三端相连，所述电容充放电电路的第六端与所述时钟产生逻辑电路的第四端相连，所述电容充放电电路的第七端与所述时钟产生逻辑电路的第一端相连，所述电容充放电电路的第八端与所述时钟产生逻辑电路的第二端相连，所述时钟产生逻辑电路的第五端作为所述振荡器电路的输出端输出占空比为50％的周期信号。...

【技术特征摘要】
1.一种振荡器电路，其特征在于，包括：自启动电路、自适应电流产生电路、电容充放电电路和时钟产生逻辑电路，其中：所述自启动电路包括：第一端、第二端、第三端和第四端；所述自适应电流产生电路包括：第一端、第二端、第三端、第四端和第五端；所述电容充放电电路包括：第一端、第二端、第三端、第四端、第五端、第六端、第七端和第八端；所述时钟产生逻辑电路包括：第一端、第二端、第三端、第四端和第五端；所述自启动电路的第一端、所述自适应电流产生电路的第一端以及所述电容充放电电路的第一端与电源端(VDD)相连；所述自启动电路的第二端、所述自适应电流产生电路的第二端以及所述电容充放电电路的第二端与接地端(VSS)相连；所述自启动电路的第三端与所述自适应电流产生电路的第三端相连，所述自启动电路的第四端分别与所述自适应电流产生电路的第四端和所述电容充放电电路的第四端相连；所述自适应电流产生电路的第五端与所述电容充放电电路的第三端相连，所述电容充放电电路的第五端与所述时钟产生逻辑电路的第三端相连，所述电容充放电电路的第六端与所述时钟产生逻辑电路的第四端相连，所述电容充放电电路的第七端与所述时钟产生逻辑电路的第一端相连，所述电容充放电电路的第八端与所述时钟产生逻辑电路的第二端相连，所述时钟产生逻辑电路的第五端作为所述振荡器电路的输出端输出占空比为50％的周期信号。2.根据权利要求1所述的振荡器电路，其特征在于，所述自启动电路包括：第一PMOS管(MP1)、第六PMOS管(MP6)和第一电阻(R1)，其中：所述第一PMOS管(MP1)的第一端和所述第六PMOS管(MP6)的第一端作为所述自启动电路的第一端与所述电源端(VDD)相连；所述第一PMOS管(MP1)的第二端与所述第六PMOS管(MP6)的控制端相连，其公共端与所述第一电阻(R1)的第一端相连，所述第一电阻(R1)的第二端作为所述自启动电路的第二端与所述接地端(VSS)相连；所述第一PMOS管(MP1)的控制端作为所述自启动电路的第三端与所述自适应电流产生电路的第三端相连，所述第六PMOS管(MP6)的第二端作为所述自启动电路的第四端分别与所述自适应电流产生电路的第四端和所述电容充放电电路的第四端相连。3.根据权利要求2所述的振荡器电路，其特征在于，所述第一PMOS管(MP1)和所述第六PMOS管(MP6)的第一端为源极、第二端为漏极，控制端为栅极。4.根据权利要求1所述的振荡器电路，其特征在于，所述自适应电流产生电路包括：第二PMOS管(MP2)、第三PMOS管(MP3)、第一NMOS管(MN1)、第二NMOS管(MN2)和第二电阻(R2)，其中：所述第二PMOS管(MP2)的第一端和所述第三PMOS管(MP3)的第一端作为所述自适应电流产生电路的第一端与所述电源端(VDD)相连；所述第二PMOS管(MP2)的控制端与所述第三PMOS管(MP3)的控制端相连，其公共端与所述第二PMOS管(MP2)的第二端相连；所述第二PMOS管(MP2)的第二端与所述第二NMOS管(MN2)的第一端相连，所述第二NMOS管(MN2)的第二端与所述第二电阻(R2)的第一端相连，所述第二电阻(R2)的第二端和所述第一NMOS管(MN1)的第二端作为所述自适应电流产生电路的第二端与所述接地端(VSS)相连；所述第一NMOS管(MN1)的第一端与所述第一NMOS管(MN1)的控制端相连，所述第一NMOS管(MN1)的控制端与所述第二NMOS管(MN2)的控制端相连，所述第一NMOS管(MN1)的第一端作为所述自适应电流产生电路的第三端与所述自启动电路的第三端相连；所述第三PMOS管(MP3)的控制端作为所述自适...

【专利技术属性】
技术研发人员：董渊，王云松，黄建刚，吴传奎，程剑涛，
申请(专利权)人：上海艾为电子技术股份有限公司，
类型：新型
国别省市：上海,31