电子设备制造技术

本公开涉及电子设备，并且涉及包括复制晶体管的SRAM读复用器。第一晶体管具有耦合至第二位线的第一导电端子、耦合至位线节点的第二导电端子以及通过第二控制信号偏置的控制端子。第二晶体管具有耦合至第二互补位线的第一导电端子、耦合至互补位线节点的第二导电端子和通过第二控制信号偏置的控制端子。第一复制晶体管具有耦合至第二位线的第一导电端子、耦合至互补位线节点的第二导电端子和偏置的控制端子，使得第一复制晶体管截止。第二复制晶体管具有耦合至第二互补位线的第一导电端子、耦合至位线节点的第二导电端子和被偏置的控制端子，使得第二复制晶体管截止。

Electronic equipment

The present disclosure relates to electronic devices and to SRAM reader multiplexers including replication transistors. The first transistor has a first conductive terminal coupled to the second bit line, a second conductive terminal coupled to the bit line node, and a control terminal biased by the second control signal. The second transistor has a first conductive terminal coupled to the second complementary bit line, a second conductive terminal coupled to the complementary bit line node and a control terminal biased by the second control signal. The first replication transistor has a first conductive terminal coupled to the second bit line, a second conductive terminal coupled to the complementary bit line node and a bias control terminal, so that the first replication transistor is cut off. The second replication transistor has a first conductive terminal coupled to the second complementary bit line, a second conductive terminal coupled to the bit line node and a biased control terminal, so that the second replication transistor is cut off.

【技术实现步骤摘要】
电子设备
本申请涉及静态随机存取存储器(SRAM)电路的领域，并且更具体地涉及电子设备。
技术介绍
现在参考图1A描述现有技术的SRAM存储器电路50。SRAM存储器电路50包括第一和第二列52和54。第一列52包括具有位线BL0和与之相关联的互补位线BLB0的存储单元51。第二列54包括具有位线BL1和与之相关联的互补位线BLB1的存储单元53。列选择电路60包括PMOS晶体管M1，其源极耦合至互补位线BLB0，其漏极耦合至节点INN，并且其栅极通过控制信号CTRL1偏置。PMOS晶体管M2的源极耦合至位线BL0，其漏极耦合至节点INP，并且其栅极通过控制信号CTRL1偏置。列选择电路装置60还包括PMOS晶体管M3，其源极耦合至互补位线BLB1，其漏极耦合至节点INN，并且其栅极通过控制信号CTRL2偏置。PMOS晶体管M4的源极耦合至位线BL1，其漏极耦合至节点INP，并且其栅极通过控制信号CTRL2偏置。节点INN和INP用作列选择电路装置60的输出和感测放大器55的输入。在操作中，通过列选择电路装置60选择一列52或54，而另一列52或54未被选择。在图1A所示的示例操作状态中，列52被选择，而列54未被选择。这通过控制信号CTRL1低到导通位线选择晶体管M1和M2，而控制信号CTRL2变高或保持高以截止位线选择晶体管M3和M4来实现。在理想情况下，如图1B所示，当位线BL0和互补位线BLB0通过导通的晶体管M1和M2被选择时(其中，BL0将输出逻辑1且BLB1将输出逻辑0)，节点INP处的电压保持为VDD，而节点INN处的电压下降，两者之间的差值为Vdiff。然而，现有SRAM存储器电路50的操作不一定是理想的。虽然晶体管M3和M4截止，但是晶体管M4的源极和节点INP之间存在寄生电容CP1。从图1B可以看出，由于单元53存储“0”值，因此BL1放电，并且由于BL1和INP节点之间的寄生电容CP1，节点INP不保持在VDD，而是放电，从而导致有效Vdiff的丢失。由于CP1寄生电容器，BL1上的放电电流通过MEMCELL2放电INP。因此，INP和INN处的电压之间的差Vdiff减小ΔV。当位线BL0和BLB0被读取时，这会导致错误。这是不期望的情况。因此，需要SRAM存储器电路领域中的进一步发展。
技术实现思路
本文公开了一种电子设备，包括被配置为可被第一控制信号选择的第一列和可被第二控制信号选择的第二列。第二列包括第二存储单元和与第二存储单元相关联的第二位线。第一晶体管具有耦合至第二位线的第一导电端子、耦合至位线节点的第二导电端子和被第二控制信号偏置的控制端子。第二晶体管具有耦合至第二互补位线的第一导电端子、耦合至互补位线节点的第二导电端子和被第二控制信号偏置的控制端子。作为第一晶体管的复制品的第一复制晶体管具有耦合至第二位线的第一导电端子、耦合至互补位线节点的第二导电端子和控制端子，第一复制晶体管的控制端子被偏置以使得第一复制晶体管总是截止或者至少在第二控制信号选择第二列时截止。第二复制晶体管是第二晶体管的复制品，并且具有耦合至第二互补位线的第一导电端子、耦合至位线节点的第二导电端子和控制端子，第二复制晶体管的控制端子被偏置以使得第二复制晶体管总是截止或者至少在第二控制信号选择第二列时截止。第一和第二复制晶体管的控制端子可以被偏置，使得第一和第二复制晶体管总是截止。第一列可以包括第一存储单元、与第一存储单元相关联的第一位线以及与第一存储单元相关联的第一互补位线。第三晶体管可以具有耦合至第一位线的第一导电端子、耦合至位线节点的第二导电端子和被第一控制信号偏置的控制端子。第四晶体管可以具有耦合至第一互补位线的第一导电端子、耦合至互补位线节点的第二导电端子和被第一控制信号偏置的控制端子。作为第三晶体管的复制品的第三复制晶体管可以具有耦合至第一位线的第一导电端子、耦合至互补位线节点的第二导电端子和控制端子，第三复制晶体管的控制端子被偏置以使得第三复制晶体管至少在第一控制信号选择第一列时截止。作为第四晶体管的复制品的第四复制晶体管可以具有耦合至第一互补位线的第一导电端子、耦合至位线节点的第二导电端子和控制端子，第四复制晶体管的控制端子被偏置以使得第四复制晶体管至少在第一控制信号选择第一列时截止。第三和第四复制晶体管的控制端子可以被偏置，使得第一和第二复制晶体管总是截止。本文还公开了一种电子设备，包括：第一列，包括：第一存储单元；第一位线，与第一存储单元相关联；第一互补位线，与第一存储单元相关联；第一列选择电路装置，包括：第一位线选择晶体管，响应于第一控制信号选择性地将第一位线耦合至位线节点；第一互补位线选择晶体管，响应于第一控制信号选择性地将第一互补位线耦合至互补位线节点；第二列，包括：第二存储单元；第二位线，与第二存储单元相关联；第二互补位线，与第二存储单元相关联；第二列选择电路装置，包括：第二位线选择晶体管，响应于第二控制信号选择性地将第二位线耦合至位线节点；第二互补位线选择晶体管，响应于第二控制信号选择性地将第二互补位线耦合至互补位线节点；其中当第一控制信号选择第一列且第二控制信号不选择第二列时，寄生电容位于位线节点与第二列选择电路装置的部件之间以及互补位线节点与第二列选择电路装置的部件之间；其中当第一控制信号选择第一列且第二控制信号不选择第二列时，电流流过寄生电容；其中第二列选择电路装置具有复制部件，包括：第二位线复制晶体管，其是第二位线晶体管的复制品并且耦合在第二位线与位线节点之间；第二互补位线复制晶体管，其是第二互补位线晶体管的复制品并且耦合在第二互补位线与互补位线节点之间；其中当第一控制信号选择第一列且第二控制信号不选择第二列时，补偿寄生电容位于位线节点与第二列选择电路装置的复制部件之间；其中当第一控制信号选择第一列且第二控制信号不选择第二列时，补偿电流流过位线节点与第二列选择电路装置的复制部件之间的补偿寄生电容。第一列选择电路装置具有复制部件，包括：第一位线复制晶体管，其是第一位线晶体管的复制品并且耦合在第一位线与位线节点之间；以及第一互补位线复制晶体管，其是第一互补位线晶体管的复制品并且耦合在第一互补位线与互补位线节点之间。当第二控制信号选择第二列且第一控制信号不选择第一列时，寄生电容形成在位线节点与第一列选择电路装置的部件之间以及互补位线节点与第一列选择电路装置的部件之间；以及其中当第二控制信号选择第二列且第一控制信号不选择第一列时，电流流过寄生电容。当第二控制信号选择第二列且第一控制信号不选择第一列时，补偿寄生电容形成在位线节点与第一列选择电路装置的复制部件之间；以及其中当第二控制信号选择第二列且第一控制信号不选择第一列时，补偿电流流过位线节点与第一列选择电路装置的复制部件之间的补偿寄生电容。附图说明图1A是现有技术的SRAM存储器设备的示意性框图。图1B是示出图1A的位线和互补位线节点的理想和实际操作电压的曲线图。图2A是根据本公开的SRAM存储器设备的示意性框图，其中第一列被选择且其中第一位线用于输出逻辑1。图2B是根据本公开的SRAM存储器设备的示意性框图，其中第一列被选择且其中第一位线用于输出逻辑0。图3A是根据本公开的SRAM存储器设备的示意性框图本文档来自技高网...

【技术保护点】
1.一种电子设备，其特征在于，包括：第一列，被配置为可通过第一控制信号选择；第二列，包括：第二存储单元；第二位线，与所述第二存储单元相关联；第一晶体管，具有耦合至所述第二位线的第一导电端子、耦合至位线节点的第二导电端子以及被第二控制信号偏置的控制端子；以及第二晶体管，具有耦合至第二互补位线的第一导电端子、耦合至互补位线节点的第二导电端子以及被所述第二控制信号偏置的控制端子；第一复制晶体管，其是所述第一晶体管的复制品，并且具有耦合至所述第二位线的第一导电端子、耦合至所述互补位线节点的第二导电端子和控制端子，所述第一复制晶体管的控制端子被偏置以使得所述第一复制晶体管至少在所述第二控制信号选择所述第二列时截止；以及第二复制晶体管，其是所述第二晶体管的复制品，并且具有耦合至所述第二互补位线的第一导电端子、耦合至所述位线节点的第二导电端子和控制端子，所述第二复制晶体管的控制端子被偏置以使得所述第二复制晶体管至少在所述第二控制信号选择所述第二列时截止。

【技术特征摘要】
2017.07.26 US 15/660,3711.一种电子设备，其特征在于，包括：第一列，被配置为可通过第一控制信号选择；第二列，包括：第二存储单元；第二位线，与所述第二存储单元相关联；第一晶体管，具有耦合至所述第二位线的第一导电端子、耦合至位线节点的第二导电端子以及被第二控制信号偏置的控制端子；以及第二晶体管，具有耦合至第二互补位线的第一导电端子、耦合至互补位线节点的第二导电端子以及被所述第二控制信号偏置的控制端子；第一复制晶体管，其是所述第一晶体管的复制品，并且具有耦合至所述第二位线的第一导电端子、耦合至所述互补位线节点的第二导电端子和控制端子，所述第一复制晶体管的控制端子被偏置以使得所述第一复制晶体管至少在所述第二控制信号选择所述第二列时截止；以及第二复制晶体管，其是所述第二晶体管的复制品，并且具有耦合至所述第二互补位线的第一导电端子、耦合至所述位线节点的第二导电端子和控制端子，所述第二复制晶体管的控制端子被偏置以使得所述第二复制晶体管至少在所述第二控制信号选择所述第二列时截止。2.根据权利要求1所述的电子设备，其特征在于，所述第一复制晶体管和所述第二复制晶体管的控制端子被偏置，使得所述第一复制晶体管和所述第二复制晶体管总是截止。3.根据权利要求1所述的电子设备，其特征在于，所述第一列包括：第一存储单元；第一位线，与所述第一存储单元相关联；第一互补位线，与所述第一存储单元相关联；并且进一步包括：第三晶体管，具有耦合至所述第一位线的第一导电端子、耦合至所述位线节点的第二导电端子和被所述第一控制信号偏置的控制端子；以及第四晶体管，具有耦合至所述第一互补位线的第一导电端子、耦合至所述互补位线节点的第二导电端子和被所述第一控制信号偏置的控制端子。4.根据权利要求3所述的电子设备，其特征在于，还包括：第三复制晶体管，其是所述第三晶体管的复制品，并且具有耦合至所述第一位线的第一导电端子、耦合至所述互补位线节点的第二导电端子和控制端子，所述第三复制晶体管的控制端子被偏置以使得所述第三复制晶体管至少在所述第一控制信号选择所述第一列时截止；以及第四复制晶体管，其是所述第四晶体管的复制品，并且具有耦合至所述第一互补位线的第一导电端子、耦合至所述位线节点的第二导电端子和控制端子，所述第四复制晶体管的控制端子被偏置以使得所述第四复制晶体管至少在所述第一控制信号选择所述第一列时截止。5.根据权利要求4所述的电子设备，其特征在于，所述第三复制晶体管和所述第四复制晶体管的控制端子被偏置，使得所述第一复制晶体管和所述第二复制晶体管总是截止。6.一种电子设备，其特征在于，包括：第一列，包括：第一存储单元；第一位线，与所述第一存储单元相关联；第一互补位线，...

【专利技术属性】
技术研发人员：K·J·多里，A·帕沙克，S·库马尔，
申请(专利权)人：意法半导体国际有限公司，
类型：新型
国别省市：荷兰,NL