一种SOI工艺中的射频电阻模型制造技术

本发明专利技术公开一种适于SOI工艺的射频电阻模型，包括：电阻网络，用于通过多个电阻表征射频电阻值；分布电容网络，用于通过多个电容模拟该射频电阻的分布电容；衬底等效网络，包括多个由电阻和电容并联构成的衬底等效网络单元，每个等效网络单元连接所述分布电容网络的一电容，用于模拟该射频电阻对衬底的电阻和电容，本发明专利技术实现了一种阻抗性能好且与电磁仿真吻合良好的射频电阻模型。

A RF Resistance Model in SOI Process

The invention discloses a radio frequency resistance model suitable for SOI process, which includes: a resistance network for characterizing the radio frequency resistance value by multiple resistors; a distributed capacitance network for simulating the distributed capacitance of the radio frequency resistance by multiple capacitors; a substrate equivalent network comprising a plurality of substrate equivalent network units composed of resistors and capacitors in parallel, each of which connects the components. A capacitor of a capacitor network is used to simulate the resistance and capacitance of the RF resistance to the substrate. The invention realizes a RF resistance model with good impedance performance and good agreement with electromagnetic simulation.

【技术实现步骤摘要】
一种SOI工艺中的射频电阻模型
本专利技术涉及仿真模型设计
，特别是涉及一种SOI(Silicon-On-Insulator，即绝缘衬底上的硅)工艺中的射频电阻模型。
技术介绍
图1为现有技术射频电路中常用的射频电阻的仿真模型示意图，其包括电阻网络10、分布电容网络20和衬底等效网络30，其中，电阻网络10由5个阻值均等的电阻R1-R5串联组成，串联的多个电阻阻值和为射频电阻设计值rbody，分布电容网络20由4个容值均等的电容C1-C4组成，每个电容的容值为cox/4，cox为该射频电阻埋氧层(BurriedOxide)结构的总电容，衬底等效网络30由衬底电阻Rsub和衬底电容Csub组成。在图1中存在电容通路，即第一个分布电容C1至最后一个分布电容C4，根据这个模型进行仿真，如图2所示，由其仿真结果明显可见随着频率的提高，该模型显示射频电阻的阻抗显著下降，这与SOI工艺不符。
技术实现思路
为克服上述现有技术存在的不足，本专利技术之目的在于提供一种SOI工艺中的射频电阻模型，以实现一种阻抗性能好且与电磁仿真吻合良好的射频电阻模型。为达上述及其它目的，本专利技术提出一种适于SOI工艺的射频电阻模型，包括：电阻网络，用于通过多个电阻表征射频电阻值；分布电容网络，用于通过多个电容模拟该射频电阻的分布电容；衬底等效网络，包括多个由电阻和电容并联构成的衬底等效网络单元，每个等效网络单元连接所述分布电容网络的一电容，用于模拟该射频电阻对衬底的电阻和电容。优选地，所述电阻网络包括多个串联的电阻。优选地，所述电阻网络包括n+1个阻值均等且串联的电阻R1-R(n+1)，电阻R1的一端为射频电阻的第一端口n1，电阻R1－R(n+1)依次串联，即电阻1的另一端连接至电阻R2的一端，电阻2的另一端连接至电阻R3的一端，……,电阻Rn的另一端连接至电阻R(n+1)的一端，电阻R(n+1)的另一端为射频电阻的第二端口n2。优选地，所述串联的多个电阻阻值为所述射频电阻设计值rbody的1/(n+1)。优选地，所述分布电容网络包括n个容值均等的电容C1-Cn，电容Ci的一端连接至电阻Ri和R(i+1)的公共端，电容Ci的另一端连接至所述衬底等效网络单元，其中i＝1,2,……,n。优选地，所述分布电容网络中的每个电容的容值为cox/n，其中cox为该射频电阻埋氧层结构的总电容。优选地，所述衬底等效网络包括n个电阻Rsub1-Rsubn和n个电容Csub1-Csubn，其中任一电阻和对应的电容构成所述衬底等效网络单元。优选地，电容Ci的另一端连接至电阻Rsubi和电容Csubi的公共端；电阻Rsubi和电容Csubi的另一端为衬底sub，其中i＝1,2,……,n。优选地，所述n个电阻Rsub1-Rsubn的阻值均为n*Rsub，其中Rsub为该射频电阻对衬底的总电阻。优选地，所述n个电容Csub1-Csubn的容值均为Csub/n，其中Csub为该射频电阻对衬底的总电容。与现有技术相比，本专利技术一种SOI工艺中的射频电阻模型通过将分布电容网络中的每个电容分别连接至衬底等效网络中的一衬底等效网络单元，避免了电容之间存在通路，提高了射频电阻模型的性能，实验证明，本专利技术之射频电阻模型与电磁仿真(EMsimulation)吻合良好。附图说明图1为现有技术射频电路中常用的射频电阻的仿真模型示意图；图2为现有技术的仿真结果示意图；图3为本专利技术一种适于SOI工艺的射频电阻模型的结构示意图；图4为本专利技术具体实施例的仿真实例图；图5为本专利技术具体实施例与现有模型的仿真对比图。具体实施方式以下通过特定的具体实例并结合附图说明本专利技术的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本专利技术的其它优点与功效。本专利技术亦可通过其它不同的具体实例加以施行或应用，本说明书中的各项细节亦可基于不同观点与应用，在不背离本专利技术的精神下进行各种修饰与变更。图3为本专利技术一种适于SOI工艺的射频电阻模型的结构示意图。如图3所示，本专利技术一种适于SOI工艺的射频电阻模型，包括：电阻网络10、分布电容网络20和衬底等效网络30。其中，电阻网络10由n+1个阻值均等的电阻R1-R(n+1)串联组成，串联的多个电阻阻值为射频电阻设计值rbody的1/(n+1)，用于表征射频电阻值；分布电容网络20由n个容值均等的电容C1-Cn组成，每个电容的容值为cox/n，cox为该射频电阻埋氧层结构的总电容，用于模拟该射频电阻的分布电容；衬底等效网络30由n个电阻Rsub1-Rsubn和n个电容Csub1-Csubn组成，n个电阻Rsub1-Rsubn的阻值均为n*Rsub，Rsub为该射频电阻对衬底的总电阻，n个电容Csub1-Csubn的容值均为Csub/n，Csub为该射频电阻对衬底的总电容，用于模拟该射频电阻对衬底的电阻和电容，每个电阻和对应的电容构成一个衬底等效网络单元，即衬底等效网络30包括n个衬底等效网络单元，每个衬底等效网络单元连分布电容网络中的一电容。具体来说，电阻R1的一端为射频电阻的第一端口n1，电阻R1－R(n+1)依次串联，即电阻1的另一端连接至电阻R2的一端，电阻2的另一端连接至电阻R3的一端，……,电阻Rn的另一端连接至电阻R(n+1)的一端，电阻R(n+1)的另一端为射频电阻的第二端口n2；电容Ci的一端连接至电阻Ri和R(i+1)的公共端(i＝1,2,……,n)，电容Ci的另一端连接至电阻Rsubi和电容Csubi的公共端(i＝1,2,……,n)；电阻Rsubi和电容Csubi的另一端(i＝1,2,……,n)为衬底sub。图4为n＝4时的仿真模型，设置参数对该模型进行仿真，并将现有模型和其他方法仿真图绘制在一起得到图5，最上面的细线为本专利技术，中间为采用电磁仿真(EMsimulation)得到的结果，最下面的向下的曲线为现有模型，显而易见，本专利技术结果与电磁仿真(EMsimulation)吻合良好。综上所述，本专利技术一种SOI工艺中的射频电阻模型通过将分布电容网络中的每个电容分别连接至衬底等效网络中的一衬底等效网络单元，避免了电容之间存在通路，提高了射频电阻模型的性能，实验证明，本专利技术之射频电阻模型与电磁仿真(EMsimulation)吻合良好。上述实施例仅例示性说明本专利技术的原理及其功效，而非用于限制本专利技术。任何本领域技术人员均可在不违背本专利技术的精神及范畴下，对上述实施例进行修饰与改变。因此，本专利技术的权利保护范围，应如权利要求书所列。本文档来自技高网...

【技术保护点】
1.一种适于SOI工艺的射频电阻模型，包括：电阻网络，用于通过多个电阻表征射频电阻值；分布电容网络，用于通过多个电容模拟该射频电阻的分布电容；衬底等效网络，包括多个由电阻和电容并联构成的衬底等效网络单元，每个等效网络单元连接所述分布电容网络的一电容，用于模拟该射频电阻对衬底的电阻和电容。

【技术特征摘要】
1.一种适于SOI工艺的射频电阻模型，包括：电阻网络，用于通过多个电阻表征射频电阻值；分布电容网络，用于通过多个电容模拟该射频电阻的分布电容；衬底等效网络，包括多个由电阻和电容并联构成的衬底等效网络单元，每个等效网络单元连接所述分布电容网络的一电容，用于模拟该射频电阻对衬底的电阻和电容。2.如权利要求1所述的一种适于SOI工艺的射频电阻模型，其特征在于：所述电阻网络包括多个串联的电阻。3.如权利要求1所述的一种适于SOI工艺的射频电阻模型，其特征在于：所述电阻网络包括n+1个阻值均等且串联的电阻R1-R(n+1)，电阻R1的一端为射频电阻的第一端口n1，电阻R1－R(n+1)依次串联，即电阻1的另一端连接至电阻R2的一端，电阻2的另一端连接至电阻R3的一端，……,电阻Rn的另一端连接至电阻R(n+1)的一端，电阻R(n+1)的另一端为射频电阻的第二端口n2。4.如权利要求3所述的一种适于SOI工艺的射频电阻模型，其特征在于：所述串联的多个电阻阻值为所述射频电阻设计值rbody的1/(n+1)。5.如权利要求4所述的一种适于SOI工艺的射频电阻模型，其特征在于：所述分布电容网络包括n个容值均等的电容C1-Cn，...

【专利技术属性】
技术研发人员：范象泉，
申请(专利权)人：上海华虹宏力半导体制造有限公司，
类型：发明
国别省市：上海,31