一种测试模式进入方法及系统技术方案

本申请公开了一种测试模式进入方法及系统，其中，所述测试模式进入方法设定了两个测试模式的进入条件，即在模拟单元接收的第一电压和第二电压满足第一预设条件，且所述数字单元接收到预设特征向量时，才使芯片进入测试模式，避免了芯片在正常工作过程中被误触发进入测试模式的情况出现，提高了芯片的工作稳定性。这是因为在芯片正常工作过程中，第一电压的正常取值范围是高于第二电压的正常取值范围的，不可能出现满足第一预设条件的情况；并且即使在第一电压和第二电压满足第一预设条件的情况下，还需要满足数字单元接收到预设特征向量才会使芯片进入测试模式，最大程度上杜绝了芯片在正常工作过程中被误触发的情况。

A Test Mode Entry Method and System

This application discloses a test mode entry method and system, in which the test mode entry method sets two test mode entry conditions, i.e., the first voltage and the second voltage received by the analog unit satisfy the first preset condition, and the digital unit receives the preset eigenvector before the chip enters the test mode, thus avoiding the normal working process of the chip. Mistriggered into the test mode appears, which improves the stability of the chip. This is because the normal range of the first voltage is higher than the normal range of the second voltage during the normal operation of the chip, and it is impossible to meet the first preset condition; and even if the first voltage and the second voltage satisfy the first preset condition, the preset eigenvector of the digital unit must be satisfied before the chip can enter the test mode. To the greatest extent, it prevents the chip from being triggered by mistake in the normal working process.

【技术实现步骤摘要】
一种测试模式进入方法及系统
本申请涉及集成电路
，更具体地说，涉及一种测试模式进入方法及系统。
技术介绍
芯片(IntegratedCircuit，IC)，也称为集成电路，是一种微型电子器件或部件。采用一定的工艺，把一个电路中所需的晶体管、电阻、电容和电感等元件及布线互连一起，制作在一小块或几小块半导体晶片或介质基片上，然后封装在一个管壳内，成为具有所需电路功能的微型结构。在芯片封装完成之后，出厂之前，还需要对芯片进行芯片测试，以计算芯片的参数，判断芯片是否合格。芯片测试是保证出厂的每一颗芯片都满足芯片的规格要求的必要手段。对于数模混合设计的芯片(即由模拟部分和数字部分构成的芯片)，在数字部分的规模达到一定程度之后，对于数字部分的设计需要进行扫描链测试，测试模式的进入需要测试机发送一个触发信号，以触发芯片进入扫描测试状态，此时数字部分的正常逻辑被旁路，以进行扫描链测试。现有技术中的测试模式进入方法通常通过测试机向芯片发送使能信号的方式，实现芯片的测试模式的进入，但在芯片的正常工作过程中，容易出现与使能信号相同的工作信号，从而导致芯片被误触发进入测试模式，导致芯片无法正常工作。
技术实现思路
为解决上述技术问题，本申请提供了一种测试模式进入方法及系统，以实现避免芯片在正常工作过程中出现被误触发而进入测试模式的情况的目的，提高了芯片的工作稳定性。为实现上述技术目的，本申请实施例提供了如下技术方案：一种测试模式进入方法，应用于芯片，所述芯片包括模拟单元和数字单元，所述模拟单元接收第一电压和第二电压，所述测试模式进入方法包括：获取所述第一电压和所述第二电压；判断所述第一电压和第二电压是否满足第一预设条件，如果是，则判断所述数字单元是否接收到预设特征向量，若是，则进入测试模式；所述第一预设条件包括：所述第二电压包括多个连续的，且幅值超过所述第一电压的电压脉冲，且在多个所述电压脉冲后持续保持高电平。可选的，所述第一预设条件包括：所述第二电压包括多个连续的，且幅值超过所述第一电压预设电压阈值，且持续时间超过预设时间阈值的电压脉冲，且在多个所述电压脉冲后持续保持高电平。可选的，所述预设电压阈值的取值范围为0.8±0.1V。可选的，所述预设时间阈值的取值范围为500±100ns。可选的，所述进入测试模式之后还包括：接收激励向量，并根据所述激励向量反馈测试向量，以使测试机根据所述测试向量判断所述芯片是否通过扫描链测试；判断所述第二电压的幅值是否小于所述第一电压的幅值，如果是，则退出测试模式。一种测试模式进入系统，应用于芯片，所述芯片包括模拟单元和数字单元，所述模拟单元接收第一电压和第二电压，所述测试模式进入系统包括：电压获取模块，用于获取所述第一电压和所述第二电压；测试判断模块，用于判断所述第一电压和第二电压是否满足第一预设条件，如果是，则判断所述数字单元是否接收到预设特征向量，若是，则进入测试模式；所述第一预设条件包括：所述第二电压包括多个连续的，且幅值超过所述第一电压的电压脉冲，且在多个所述电压脉冲后持续保持高电平。可选的，所述第一预设条件包括：所述第二电压包括多个连续的，且幅值超过所述第一电压预设电压阈值，且持续时间超过预设时间阈值的电压脉冲，且在多个所述电压脉冲后持续保持高电平。可选的，所述预设电压阈值的取值范围为0.8±0.1V。可选的，所述预设时间阈值的取值范围为500±100ns。可选的，还包括：测试模块，用于接收激励向量，并根据所述激励向量反馈测试向量，以使测试机根据所述测试向量判断所述芯片是否通过扫描链测试；退出模块，用于判断所述第二电压的幅值是否小于所述第一电压的幅值，如果是，则退出测试模式。从上述技术方案可以看出，本申请实施例提供了一种测试模式进入方法及系统，其中，所述测试模式进入方法设定了两个测试模式的进入条件，即在模拟单元接收的第一电压和第二电压满足第一预设条件，且所述数字单元接收到预设特征向量时，才使芯片进入测试模式，避免了芯片在正常工作过程中被误触发进入测试模式的情况出现，提高了芯片的工作稳定性。这是因为在芯片正常工作过程中，第一电压的正常取值范围是高于第二电压的正常取值范围的，不可能出现满足第一预设条件的情况；并且即使在第一电压和第二电压满足第一预设条件的情况下，还需要满足数字单元接收到预设特征向量才会使芯片进入测试模式，最大程度上杜绝了芯片在正常工作过程中被误触发的情况。附图说明为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。图1为对芯片进行扫描链测试的框架结构示意图；图2为本申请的一个实施例提供的一种测试模式进入方法的流程示意图；图3为本申请的一个实施例提供的一种满足第一预设条件的第一电压和第二电压的幅值示意图；图4为本申请的另一个实施例提供的一种测试模式进入方法的流程示意图；图5为本申请的一个实施例提供的一种测试模式进入系统的结构示意图；图6为本申请的另一个实施例提供的一种测试模式进入系统的结构示意图。具体实施方式正如
技术介绍
所述，数模混合设计的芯片在交付使用之前，都需要对芯片进行扫描链测试，参考图1，图1为对芯片进行扫描链测试的框架示意图，在图1中示出了测试机、芯片的数字单元和模拟单元以及FPGA模块；芯片的模拟单元接收两个电流源传输的工作电压，即第一电压VBAT和第二电压VDDIO。在现有技术中，对芯片进行测试时，需要测试机向芯片发送包含特定电平顺序的使能信号，以使芯片在接收到该包括特定电平顺序的使能信号后，进入测试模式。在测试模式中，测试机通过配置FPGA模块向芯片发送激励向量，芯片接收到该激励向量后，生成对应的测试向量；测试机通过读取测试向量，并通过向量比较单元得到测试的通过/失败(Pass/Fail)的结果，测试机通过I2C读取该结果，判定芯片是否通过扫描链测试。在实际的芯片工作过程中，也可能出现接收到特定电平顺序的信号的情况，这就会使得芯片被误触发而进入测试模式。而芯片一旦进入测试模式，其数字单元的正常逻辑被旁路，导致芯片无法正常工作。有鉴于此，本申请实施例提供了一种测试模式进入方法应用于芯片，所述芯片包括模拟单元和数字单元，所述模拟单元接收第一电压和第二电压，所述测试模式进入方法包括：获取所述第一电压和所述第二电压；判断所述第一电压和第二电压是否满足第一预设条件，如果是，则判断所述数字单元是否接收到预设特征向量，若是，则进入测试模式；所述第一预设条件包括：所述第二电压包括多个连续的，且幅值超过所述第一电压的电压脉冲，且在多个所述电压脉冲后持续保持高电平。一种测试模式进入系统，应用于芯片，所述芯片包括模拟单元和数字单元，所述模拟单元接收第一电压和第二电压，所述测试模式进入系统包括：电压获取模块，用于获取所述第一电压和所述第二电压；测试判断模块，用于判断所述第一电压和第二电压是否满足第一预设条件，如果是，则判断所述数字单元是否接收到预设特征向量，若是，则进入测试模式；所述第一预设条件包括：所述第二电压包括多个连续的，且幅值超过所述第一电压的电压脉冲，且在多本文档来自技高网...

【技术保护点】
1.一种测试模式进入方法，其特征在于，应用于芯片，所述芯片包括模拟单元和数字单元，所述模拟单元接收第一电压和第二电压，所述测试模式进入方法包括：获取所述第一电压和所述第二电压；判断所述第一电压和第二电压是否满足第一预设条件，如果是，则判断所述数字单元是否接收到预设特征向量，若是，则进入测试模式；所述第一预设条件包括：所述第二电压包括多个连续的，且幅值超过所述第一电压的电压脉冲，且在多个所述电压脉冲后持续保持高电平。

【技术特征摘要】
1.一种测试模式进入方法，其特征在于，应用于芯片，所述芯片包括模拟单元和数字单元，所述模拟单元接收第一电压和第二电压，所述测试模式进入方法包括：获取所述第一电压和所述第二电压；判断所述第一电压和第二电压是否满足第一预设条件，如果是，则判断所述数字单元是否接收到预设特征向量，若是，则进入测试模式；所述第一预设条件包括：所述第二电压包括多个连续的，且幅值超过所述第一电压的电压脉冲，且在多个所述电压脉冲后持续保持高电平。2.根据权利要求1所述的方法，其特征在于，所述第一预设条件包括：所述第二电压包括多个连续的，且幅值超过所述第一电压预设电压阈值，且持续时间超过预设时间阈值的电压脉冲，且在多个所述电压脉冲后持续保持高电平。3.根据权利要求2所述的方法，其特征在于，所述预设电压阈值的取值范围为0.8±0.1V。4.根据权利要求2所述的方法，其特征在于，所述预设时间阈值的取值范围为500±100ns。5.根据权利要求1所述的方法，其特征在于，所述进入测试模式之后还包括：接收激励向量，并根据所述激励向量反馈测试向量，以使测试机根据所述测试向量判断所述芯片是否通过扫描链测试；判断所述第二电压的幅值是否小于所述第一电压的幅值，如果是，则退出测试模式。6.一种测试模式进入系...

【专利技术属性】
技术研发人员：蒋松鹰，姚炜，周佳宁，杜黎明，孙洪军，
申请(专利权)人：上海艾为电子技术股份有限公司，
类型：发明
国别省市：上海,31