半导体装置及半导体装置的制造方法制造方法及图纸

半导体装置包含：第一导电型的第一半导体层；上述第一半导体层上的第二导电型的第二半导体层；形成于上述第二半导体层的表面部的MIS晶体管构造；选择性地形成于上述第一半导体层的沟槽；以及以进入上述沟槽的方式形成于上述第一半导体层的背面上的第一电极，上述第二半导体层以横跨露出于上述沟槽的底部的第一部分以及与上述第一导电型层相接的第二部分的方式具有第二导电型区域，上述第一电极至少在上述沟槽的底部与上述第二导电型区域形成欧姆接触，且与上述第一半导体层形成欧姆接触，上述第二导电型区域的载流子寿命为0.1μs以上。

Manufacturing Method of Semiconductor Device and Semiconductor Device

The semiconductor device comprises: a first conductive semiconductor layer; a second conductive semiconductor layer on the first semiconductor layer; a MIS transistor structure formed on the surface of the second semiconductor layer; a groove selectively formed on the first semiconductor layer; and a first formed on the back of the first semiconductor layer by entering the groove. The second semiconductor layer has a second conductive region by crossing the first part exposed at the bottom of the groove and the second part connected with the first conductive layer. The first electrode forms ohmic contact with the second conductive region at least at the bottom of the groove and ohmic contact with the first semiconductor layer. Carrier lifetime in type I region is more than 0.1 ugs.

【技术实现步骤摘要】
【国外来华专利技术】半导体装置及半导体装置的制造方法
本专利技术涉及半导体装置及其制造方法。
技术介绍
近年来，为了在小电流区域及大电流区域双方实现良好的开关特性，提出有通过在纵型n沟道MOSFET的背面侧选择性的设置p型集电极区域，从而除了具备MOSFET功能，还具备IGBT功能的所谓的混合MOSFET。这种混合MOSFET例如公开于专利文献1及2。现有技术文献专利文献专利文献1：日本特开2013-110373号公报专利文献2：国际公开第2015/159953号
技术实现思路
专利技术所要解决的课题专利文献1及2中，至少p型集电极区域通过离子注入而形成。由于离子注入，半导体层形成大量晶体缺陷，有时该晶体缺陷对设备的双极动作(IGBT模式)产生影响。例如，在SiC半导体层中，有时由于离子注入，在SiC半导体层中产生碳(C)空穴、硅(Si)空穴，少数载流子的寿命缩短。其结果，IGBT模式下的电导率调制的效果减小，接通电阻及接通电压增加。本专利技术的目的在于提供一种半导体装置及其制造方法，该半导体装置是在小电流区域及大电流区域双方均能够实现良好的开关特性的设备，相比以往，能够降低缺陷等级。用于解决课题的方案本专利技术的一实施方式的半导体装置包含：第一导电型的第一半导体层；上述第一半导体层上的第二导电型的第二半导体层；MIS晶体管构造，其形成于上述第二半导体层的与上述第一半导体层侧相反侧的表面部；沟槽，其选择性地形成于上述第一半导体层，且具有到达上述第二半导体层的底部；以及第一电极，其以进入上述沟槽的方式形成于上述第一半导体层的背面上，上述第二半导体层以横跨露出于上述沟槽的底部的第一部分以及与上述第一导电型的层相接的第二部分的方式具有第二导电型区域，上述第一电极至少在上述沟槽的底部与上述第二导电型区域形成欧姆接触，并与上述第一半导体层形成欧姆接触，上述第二导电型区域的载流子寿命为0.1μs以上。此外，上述第一电极也可以在与上述第一半导体层之间至少在上述沟槽的侧部或未形成上述沟槽的区域(例如，上述第一半导体层的上述背面等)形成欧姆接触。根据该结构，就半导体装置而言，对于第二半导体层的MIS晶体管构造，第二导电型区域及第一半导体层分别构成MISFET(MetalInsulatorSemiconductorFieldEffectTransistor：金属绝缘体半导体场效应晶体管)的漏极区域及IGBT(InsulatedGateBipolarSemiconductor：绝缘栅双极型晶体管)的集电极区域。也就是，对于共通的MIS晶体管构造，将相互不同的导电型的欧姆接触部设于背面侧，从而半导体装置具有将MISFET及IGBT集成于同一半导体层的Hybrid-MIS(Hybrid-MetalInsulatorSemiconductor：混合-金属绝缘体半导体)构造。MISFET主要作为在低耐压区域(例如，5kV以下)使用的元件发挥效用。因此，当将MISFET设为接通状态时，漏极电流从漏极电压为0V时起上升，然后，根据漏极电压的增加而线性增加。因此，在MISFET中，能够显示良好的小电流区域的特性。另一方面，漏极电流相对于漏极电压的增加而线性增加，因此，在大电流区域使用MISFET的情况下，根据施加的漏极电压的增加，必须扩大半导体层的面积。另一方面，IGBT主要作为在高耐压区域(例如，10kV以上)使用的元件发挥功效。在IGBT的情况下，由于具有双极型晶体管的电导率调制特性，因此能够高耐压且进行大电流控制。因此，在IGBT中，能够不扩大半导体层的面积，而且显示良好的大电流区域的特性。因此，通过将MISFET和IGBT集成于同一半导体层，能够从低耐压区域到高耐压区域实现大的动作范围。也就是，能够提供一种半导体装置，其能够作为高耐压元件使用，而且能够在小电流区域实现MISFET(单极)动作，并在大电流区域实现IGBT(双极)动作。其结果，能够在小电流区域及大电流区域双方均实现良好的开关特性。本专利技术的一实施方式的半导体装置例如能够通过以下半导体装置的制造方法制造，该半导体装置的制造方法包含：在第一导电型的第一半导体层的一方表面侧形成第二导电型的第二半导体层的工序；在上述第二半导体层的与上述第一半导体层侧相反侧的表面部形成MIS晶体管构造的工序；通过从上述第一半导体层的与上述第二半导体层侧相反侧的背面选择性地进行蚀刻，从而形成具有到达上述第二半导体层的底部的沟槽的工序；以及以进入上述沟槽的方式在上述第一半导体层的上述背面上形成第一电极的工序，该第一电极至少在上述沟槽的底部与上述第二半导体层的第二导电型区域形成欧姆接触且与上述第一半导体层形成欧姆接触。根据该方法，形成第一半导体层时，无需进行离子注入。而且，第一半导体层通过外延法形成，因此无需用于激活的激光退火。由此，能够抑制在第一半导体层与第二半导体层的界面附近产生晶体缺陷，因此，在IGBT模式下，能够延长第二导电型区域的少数载流子的寿命。例如，在第二导电型区域为n型区域的情况下，能够延长空穴的寿命，在第二导电型区域为p型区域的情况下，能够延长电子的寿命。其结果，如本专利技术的一实施方式的半导体装置那样，能够将第二导电型区域的载流子寿命设为0.1μs以上。根据本专利技术的一实施方式的半导体装置，也可以是，以在上述第二半导体层形成凹部的方式以比上述第一半导体层的厚度大的深度形成上述沟槽。根据本专利技术的一实施方式的半导体装置，也可以是，上述第二半导体层具有在上述第一部分与上述第二部分之间延续的平坦的背面。根据本专利技术的一实施方式的半导体装置，也可以是，上述沟槽的侧部仅由上述第一半导体层构成。根据本专利技术的一实施方式的半导体装置，也可以是，上述MIS晶体管构造包含：第一导电型的主体区域；第二导电型的源极区域，其形成于上述主体区域的表面部；栅极绝缘膜，其形成为与上述主体区域相接；以及栅极，其隔着上述栅极绝缘膜与上述主体区域对置，上述第二导电型区域包含相对于上述主体区域形成于上述第一半导体层侧且与上述主体区域相接的漂移区域。根据本专利技术的一实施方式的半导体装置，也可以是，还包含表面终端构造，该表面终端构造形成于形成有上述MIS晶体管构造的有源区域的周围的外围区域。根据本专利技术的一实施方式的半导体装置，也可以是，上述第二导电型区域还包含场截止区域，该场截止区域形成于上述漂移区域与上述第一半导体层之间且具有比上述漂移区域高的浓度。根据该结构，在半导体装置的耐压时(对半导体装置的漏极-源极间施加高偏压时)，能够防止从低电压侧的MIS晶体管构造延伸的耗尽层达到高电压侧的上述第一半导体层。由此，能够防止因击穿现象而引起的漏电流。另外，由于浓度比漂移区域高，因此能够降低相对于第一电极的接触电阻。根据本专利技术的一实施方式的半导体装置，也可以是，上述沟槽将上述第一半导体层划分成至少具有最小宽度Wmin的多个第一导电型单位，上述第一导电型单位的宽度Wmin为上述MIS晶体管构造的一个单元宽度以上或者为上述第二半导体层的厚度的两倍以上。根据本专利技术的一实施方式的半导体装置，也可以是，上述沟槽将上述第一半导体层划分成多个第一导电型单位，上述多个第一导电型单位在平面视角下呈条纹状排列。根据本专利技术的一实施方式的半导体装置，也可以是，上述沟槽将上述第一半导体层划分成本文档来自技高网...

【技术保护点】
1.一种半导体装置，其特征在于，包含：第一导电型的第一半导体层；上述第一半导体层上的第二导电型的第二半导体层；MIS晶体管构造，其形成于上述第二半导体层的与上述第一半导体层侧相反侧的表面部；沟槽，其选择性地形成于上述第一半导体层，且具有到达上述第二半导体层的底部；以及第一电极，其以进入上述沟槽的方式形成于上述第一半导体层的背面上，上述第二半导体层以横跨露出于上述沟槽的底部的第一部分以及与上述第一导电型的层相接的第二部分的方式具有第二导电型区域，上述第一电极至少在上述沟槽的底部与上述第二导电型区域形成欧姆接触，并与上述第一半导体层形成欧姆接触，上述第二导电型区域的载流子寿命为0.1μs以上。

【技术特征摘要】
【国外来华专利技术】2016.07.15 JP 2016-1408781.一种半导体装置，其特征在于，包含：第一导电型的第一半导体层；上述第一半导体层上的第二导电型的第二半导体层；MIS晶体管构造，其形成于上述第二半导体层的与上述第一半导体层侧相反侧的表面部；沟槽，其选择性地形成于上述第一半导体层，且具有到达上述第二半导体层的底部；以及第一电极，其以进入上述沟槽的方式形成于上述第一半导体层的背面上，上述第二半导体层以横跨露出于上述沟槽的底部的第一部分以及与上述第一导电型的层相接的第二部分的方式具有第二导电型区域，上述第一电极至少在上述沟槽的底部与上述第二导电型区域形成欧姆接触，并与上述第一半导体层形成欧姆接触，上述第二导电型区域的载流子寿命为0.1μs以上。2.根据权利要求1所述的半导体装置，其特征在于，以在上述第二半导体层形成凹部的方式以比上述第一半导体层的厚度大的深度形成上述沟槽。3.根据权利要求1所述的半导体装置，其特征在于，上述第二半导体层具有在上述第一部分与上述第二部分之间延续的平坦的背面。4.根据权利要求1或3所述的半导体装置，其特征在于，上述沟槽的侧部仅由上述第一半导体层构成。5.根据权利要求1～4中任一项所述的半导体装置，其特征在于，上述MIS晶体管构造包含：第一导电型的主体区域；第二导电型的源极区域，其形成于上述主体区域的表面部；栅极绝缘膜，其形成为与上述主体区域相接；以及栅极，其隔着上述栅极绝缘膜与上述主体区域对置，上述第二导电型区域包含相对于上述主体区域形成于上述第一半导体层侧且与上述主体区域相接的漂移区域。6.根据权利要求1～5中任一项所述的半导体装置，其特征在于，还包含表面终端构造，该表面终端构造形成于形成有上述MIS晶体管构造的有源区域的周围的外围区域。7.根据权利要求5所述的半导体装置，其特征在于，上述第二导电型区域还包含场截止区域，该场截止区域形成于上述漂移区域与上述第一半导体层之间且具有比上述漂移区域高的浓度。8.根据权利要求1～7中任一项所述的半导体装置，其特征在于，上述沟槽将上述第一半导体层划分成至少具有最小宽度Wmin的多个第一导电型单位，上述第一导电型单位的宽度Wmin为上述MIS晶体管构造的一个单元宽度以上。9.根据权利要求1～7中任一项所述的半导体装置，其特征在于，上述沟槽将上述第一半导体层划分成至少具有最小宽度Wmin的多个第一导电型单位，上述第一导电型单位的宽度Wmin为上述第二半导体层的厚度的两倍以上。10.根据权利要求1～7中任一项所述的半导体装置，其特征在于，上述沟槽将上述第一半导体层划分成多个第一导电型单位，上述多个第一导电型单位在平面视角下呈条纹状排列。11.根据权利要求1～7中任一项所述的半导体装置，其特征在于，上述沟槽将上述第一半导体层划分成多个第一导电型单位，上述多个第一导电型单位在平面视角下分别形成为多边形状，且分散排列。12.根据权利要求1～7中任一项所述的半导体装置，其特征在于，上述沟槽将第一半导体层划分成多个第一导电型单位，上述多个第一导电型单位在平面视角下分别形成为圆形状，且分...

【专利技术属性】
技术研发人员：森诚悟，明田正俊，
申请(专利权)人：罗姆股份有限公司，
类型：发明
国别省市：日本,JP