交织方法和交织装置制造方法及图纸

本申请提供一种交织方法，能够提高极化码的纠错性能。该方法包括：获取第一比特序列，第一比特序列包括L个比特，L为正整数；将所述L个比特按照预设的写入规则写入交织矩阵，交织矩阵包括C行R列，C和R为正整数；按照预设的读取规则从交织矩阵中读取所述L个比特，得到第二比特序列，第二比特序列包括L个比特；发送第二比特序列。

Interleaving Method and Interleaving Device

This application provides an interleaving method that can improve the error correction performance of polarization codes. The method includes: acquiring the first bit sequence, the first bit sequence includes L bits and L is positive integer; writing the L bits into the interleaving matrix according to the preset writing rules, the interleaving matrix includes C rows R columns, C and R are positive integers; reading the L bits from the interleaving matrix according to the preset reading rules, obtaining the second bit sequence, and the second bit sequence includes L bits; Send a second bit sequence.

【技术实现步骤摘要】
交织方法和交织装置
本申请涉及信道编码领域，尤其涉及一种交织方法和交织装置。
技术介绍
通信系统通常采用信道编码提高数据传输的可靠性，保证通信质量。在衰落信道中，比特差错经常成串发生(即，突发错误)，而信道编码仅在检测和纠正单个差错或不太长的差错串(即，随机错误)时才有效。为此，现有技术提出了交织技术。交织的作用是将原始数据序列打乱，使得交织前后的数据序列的相关性减弱，这样可以降低数据突发错误的概率，即使出现差错，也是单个差错或长度很短的差错串，这样，就可以利用信道编码的纠错能力纠正差错，从而恢复出原始数据序列。根据交织方式的不同，主要分为行列交织和随机交织。极化码(也即，Polar码)是第一个理论上证明可以取得香农容量且具有低编、译码复杂度的好码，从而得到了广泛应用。当采用Polar码进行信道编码时，如果采用随机交织方式，在离线计算交织序列时，需要存储置换序列供交织和解交织使用，在码长较长的情况下，随机交织所需的存储资源非常大，甚至不可接受。而如果采用行列交织方式，在高阶调制下，纠错性能较差。
技术实现思路
本申请提供一种交织方法和交织装置，能够提高极化码在高阶调制下的纠错性能。第一方面，本申请提供了一种交织方法，该方法包括：获取第一比特序列，第一比特序列包括L个比特，L为正整数；将该L个比特按照预设的写入规则写入交织矩阵，交织矩阵包括C行R列，C和R为正整数；按照预设的读取规则从交织矩阵中读取该L个比特，得到第二比特序列，第二比特序列包括L个比特；发送第二比特序列。应理解，第一比特序列为待交织的比特序列。第二比特序列为交织后的序列。将第一比特序列中包括的L个比特按照写入规则写入交织矩阵，在按照读取规则读取该L个比特，得到第二比特序列的过程，实际上就是交织的过程。根据本申请实施例的写入规则，将待交织的比特序列写入交织矩阵中，使得交织矩阵的至少一行且至少一列中写入的比特在第一比特序列中不连续；或者，交织矩阵的至少一行中写入的比特在第一比特序列中不连续，且至少有两列中写入的比特数不相等；或者，交织矩阵的至少一行中写入的比特在第一比特序列中不连续，且至少有一列中写入的比特数在第一比特序列中不连续。可以理解的是，将第一比特序列中的L个比特写入交织矩阵中，使得交织矩阵满足上面描述的这些特点，是在本申请提出的交织方法的外在表现形式。本申请实施例利用极化码的准周期特性，在行列交织的基础上设计的交织方法，可以提高极化码用于信道编码时的纠错性能。结合第一方面，在第一方面的某些实现方式中，将该L个比特按照所述写入规则写入交织矩阵，包括：将该L个比特按照每列B个比特逐列写入交织矩阵的至少一个交织单元，每个交织单元包括B行R列，其中，B为正整数。结合第一方面，在第一方面的某些实现方式中，将该L个比特按照所述写入规则写入交织矩阵，包括：将该L个比特按照每列Bi个比特逐列写入交织矩阵的第i个交织单元，第i个交织单元包括Bi行R列，i≥2且为整数，Bi为正整数，其中，交织矩阵包括至少两个交织单元，每个交织单元包括R列，且该至少两个交织单元中的任意两个交织单元包括不同的行数。结合第一方面，在第一方面的某些实现方式中，将该L个比特按照写入规则写入交织矩阵，包括：将该L个比特逐列写入交织矩阵的R列，其中，该R列中的每列写入的比特数Bj不同，该R列中的第一列至第R列中写入的比特数是随着列索引j的增大而递增或递减的，j遍历{1,2,…,R}中的取值，Bj为正整数。结合第一方面，在第一方面的某些实现方式中，Bj为2的指数幂；或者，Bj为奇数或质数。结合第一方面，在第一方面的某些实现方式中，将该L个比特按照所述写入规则写入交织矩阵，包括：将该L个比特分n轮逐列写入交织矩阵的R列，其中，每一轮写入该R列中的至少一个列，且每一轮的该至少一个列中写入的比特数Bk是随着列索引k的增大而递增的，n≥2且为整数，1≤k≤R，且k和Bk为正整数。结合第一方面，在第一方面的某些实现方式中，将该L个比特按照所述写入规则写入交织矩阵时，任意两次的写入方向可以相同或不同。结合第一方面，在第一方面的某些实现方式中，按照所述读取规则从交织矩阵中读出该L个比特之前，该方法还包括：对交织矩阵进行列变换，其中，列变换的方式包括奇偶对换、比特逆序或根据预定义的变换函数进行列变换。结合第一方面，在第一方面的某些实现方式中，所述读取规则包括如下至少一项：从左至右读取；从右至左读取；奇数行从左向右读取，偶数行从右向左读取；交织矩阵的所有行的读取方向相同且每一行的读取起点不同，其中，每一行的读取起点是根据预先定义的读取函数确定的。第二方面，本申请提供一种交织装置，用于执行第一方面或第一方面的任意可能的实现方式中的方法。具体地，该装置包括执行第一方面或第一方面的任意可能的实现方式中的方法的单元。本申请实施例提供的交织装置，利用极化码的准周期特征进行比特交织，可以提高极化码用于信道编码时的纠错性能。第三方面，本申请提供一种交织设备，该交织设备包括一个或多个处理器，一个或多个存储器，一个或多个收发器(每个收发器包括发射机和接收机)。发射机或接收机通过天线收发信号。存储器用于存储计算机程序指令(或者说，代码)。处理器用于执行存储器中存储的指令，当指令被执行时，处理器执行第一方面或第一方面的任意可能的实现方式中的方法。第四方面，本申请提供一种计算机可读存储介质，该计算机可读存储介质中存储有指令，当其在计算机上运行时，使得计算机执行上述第一方面或第一方面的任意可能的实现方式中的方法。第五方面，本申请提供一种芯片(或者说，芯片系统)，包括存储器和处理器，存储器用于存储计算机程序，处理器用于从存储器中调用并运行该计算机程序，使得安装有该芯片的通信设备执行上述第一方面及其任意一种可能的实现方式中的方法。第六方面，本申请提供一种计算机程序产品，所述计算机程序产品包括：计算机程序代码，当所述计算机程序代码在计算机上运行时，使得计算机执行上述第一方面及其任意一种可能的实现方式中的方法。第七方面，本申请提供一种编码装置，该编码装置具有实现上述第一方面及其第一方面任意一种可能的实现方式中的方法的功能。所述功能可以通过硬件实现，也可以通过硬件执行相应的软件实现。所述硬件或软件包括一个或多个与上述功能相对应的模块。在一个可能的设计中，当所述功能的部分或全部通过硬件实现时，所述编码装置包括：输入接口电路，用于获取第一比特比特；逻辑电路，用于执行上述第一方面及其第一方面的任意一种可能的设计中的交织方法；输出接口电路，用于输出第二比特序列。可选的，所述编码装置可以是芯片或者集成电路。在一个可能的设计中，当所述功能的部分或全部通过软件实现时，所述编码装置包括：存储器，用于存储程序；处理器，用于执行所述存储器存储的所述程序，当所述程序被执行时，所述编码装置可以实现上述第一方面及其第一方面的任意一种可能的设计中所述的交织方法。在一个可能的设计中，当所述功能的部分或全部通过软件实现时，所述编码装置包括处理器。用于存储程序的存储器位于所述编码装置之外，处理器通过电路/电线与存储器连接，用于读取并执行所述存储器中存储的程序。第八方面，本申请提供一种解交织的方法，该方法包括：获取待解交织的比特序列；按照预设的写入规则和读取规本文档来自技高网...

【技术保护点】
1.一种交织方法，其特征在于，包括：获取第一比特序列，所述第一比特序列包括L个比特，L为正整数；将所述L个比特按照预设的写入规则写入交织矩阵，所述交织矩阵包括C行R列，其中，C和R为正整数；按照预设的读取规则从所述交织矩阵中读取所述L个比特，得到第二比特序列，所述第二比特序列包括L个比特；发送所述第二比特序列。

【技术特征摘要】
1.一种交织方法，其特征在于，包括：获取第一比特序列，所述第一比特序列包括L个比特，L为正整数；将所述L个比特按照预设的写入规则写入交织矩阵，所述交织矩阵包括C行R列，其中，C和R为正整数；按照预设的读取规则从所述交织矩阵中读取所述L个比特，得到第二比特序列，所述第二比特序列包括L个比特；发送所述第二比特序列。2.根据权利要求1所述的方法，其特征在于，所述将所述L个比特按照所述写入规则写入交织矩阵，包括：将所述L个比特按照每列B个比特逐列写入所述交织矩阵的至少一个交织单元，其中，每个交织单元包括B行R列，B为正整数。3.根据权利要求1所述的方法，其特征在于，所述将所述L个比特按照所述写入规则写入交织矩阵，包括：将所述L个比特按照每列Bi个比特逐列写入所述交织矩阵的第i个交织单元，第i个交织单元包括Bi行R列，i≥2且为整数，Bi为正整数，其中，所述交织矩阵包括至少两个交织单元，每个交织单元包括R列，且所述至少两个交织单元中的任意两个交织单元包括不同的行数。4.根据权利要求1所述的方法，其特征在于，所述将所述L个比特按照所述写入规则写入交织矩阵，包括：将所述L个比特逐列写入所述交织矩阵的R列，其中，所述R列中的每列写入的比特数Bj不同，所述R列中的第一列至第R列中写入的比特数是随着列索引j的增大而递增或递减的，j遍历{1,2,…,R}中的取值，Bj为正整数。5.根据权利要求4所述的方法，其特征在于，所述Bj为2的指数幂；或者，所述Bj为奇数或质数。6.根据权利要求1所述的方法其特征在于，所述将所述L个比特按照所述写入规则写入交织矩阵，包括：将所述L个比特分n轮逐列写入所述交织矩阵的R列，其中，每一轮写入所述R列中的至少一个列，且每一轮的所述至少一个列中写入的比特数Bk是随着列索引k的增大而递增的，n≥2且为整数，1≤k≤R，且k和Bk为正整数。7.根据权利要求1至6中任一项所述的方法，其特征在于，将所述L个比特按照所述写入规则写入所述交织矩阵时，任意两次的写入方向可以相同或不同。8.根据权利要求1至7中任一项所述的方法，其特征在于，所述按照所述读取规则从所述交织矩阵中读出所述L个比特之前，所述方法还包括：对所述交织矩阵进行列变换，其中，列变换的方式包括：奇偶对换、比特逆序或根据预定义的变换函数进行列变换。9.根据权利要求1至8中任一项所述的方法，其特征在于，所述读取规则包括如下至少一种：从左至右读取；从右至左读取；奇数行从左向右读取，偶数行从右向左读取；所述交织矩阵的所有行的读取方向相同且每一行的读取起点不同，其中，每一行的读取起点是根据预先定义的读取函数确定的。10.一种交织装置，其特征在于，包括：收发单元，用于获取第一比特序列，所述第一比特序列包括L个比特，L为正整数；处理单元，用于将所述L个比特按照预设的写入规则写入交织矩阵，再按照预设的读取规则从所述交织矩阵中读取所述L个比特，得到第二比特序列，C和R为正整数；所述收发单元，还用于发送所述第二比特序列。11.根据权利要求10所述的装置，其特征在于，所述处理单元具体用于：将所述L个比特按照每列B个比特逐列写入所述交织矩阵的至少一个交织单元，每个交织单元包括B行R列，其中，B为正整数。12.根据权利要求10所述的装置，其特征在于，所述处理单元具体用于：将所述L个比特按照每列Bi个比特逐列写入所述交织矩阵的第i个交织单元，第i个交织单元包括Bi行R列，i≥2，Bi和i为正整数，其中，所述交织矩阵包括至少两个交织单元，每个交织单元包括R列，且所述至少两个交织单元中的任意两个交织单元包括不同的行数。13.根据权利要求10所述的装置，其特征在于，所述处理单元具体用于：将所述L个比特逐列写入所述交织矩阵的R列，其中，所述R列中的每列写入的比特数Bj不同，所述R列中的第一列至第R列中写入的比特数是随着列索引j的增大而递增或递减的，j遍历{1,2,…,R}中的取值，Bj为正整数。14.根据权利要求13所述的装置，其特征在于，所述Bj为2的指数幂；或者，所述Bj为奇数或质数。...

【专利技术属性】
技术研发人员：周悦，王桂杰，李榕，杜颖钢，
申请(专利权)人：华为技术有限公司，
类型：发明
国别省市：广东,44