使用时钟信号频率比较的输入/输出驱动器电路的电源电压补偿制造技术

在核心电路区域中感测全局地适用于集成电路裸片的工艺和温度变化操作状态，以生成全局工艺和温度补偿信号。感测局部适用于集成电路裸片的外围电路区域内的输入/输出电路的电压变化操作状态，以生成局部电压补偿信号。更具体地，根据响应于经受电压变化的电源电压而在外围电路区域中生成的第一时钟信号与响应于固定带隙参考电压而在核心电路区域中生成的第二时钟信号之间的经测量的频率差来生成局部电压操作状态。然后响应于全局工艺和温度补偿信号并响应于局部电压补偿信号来改变输入/输出电路的操作。

Power Voltage Compensation of Input/Output Driver Circuits Using Clock Signal Frequency Comparison

In the core circuit region, the sensing is applied globally to the process and temperature change operation state of the bare IC chip to generate the global process and temperature compensation signal. The sensing part is suitable for the voltage variation operation state of the input/output circuit in the peripheral circuit area of the bare IC chip to generate the local voltage compensation signal. More specifically, the local voltage operation state is generated according to the measured frequency difference between the first clock signal generated in the peripheral circuit area in response to the power supply voltage subject to voltage variation and the second clock signal generated in the core circuit area in response to the fixed bandgap reference voltage. The operation of the input/output circuit is then changed in response to the global process and temperature compensation signal and to the local voltage compensation signal.

【技术实现步骤摘要】
使用时钟信号频率比较的输入/输出驱动器电路的电源电压补偿
本公开整体涉及用于集成电路的输入/输出电路装置，更具体地，涉及为控制输入/输出驱动器电路的操作的电源电压补偿。
技术介绍
图1示出了在集成电路内使用的常规输入/输出(I/O)驱动器电路10的框图。I/O驱动器电路10为与经耦合的I/O块12(例如，输入/输出电路节点)相关联的输入信号和输出信号提供信号调节。I/O驱动器电路10包括用于分别在耦合到I/O块12的信号线路24上进行上拉和下拉的PMOS驱动器20和NMOS驱动器22。PMOS驱动器20和NMOS驱动器22响应于对I/O驱动器操作典型的使能信号PDE和NDE的断言而启用操作。PMOS和NMOS驱动器20和22被设计为在最佳操作状态(例如，当处理快，电源电压处于最大值，且温度低时)提供所需的驱动强度。然而，由于操作状态朝向更困难的参数(例如，当处理变慢时，电源电压开始下降，并且温度较高)移动，所以PMOS驱动器20和NMOS驱动器22不能够提供所需的驱动强度。为了解决这个问题，I/O驱动器电路10还包括补偿驱动器，以提供附加的驱动强度。补偿驱动器包括：PMOS工艺和温度(PT)编码的补偿驱动器30、NMOSPT编码的补偿驱动器32、PMOS电压(V)编码的补偿驱动器40、以及NMOSV编码的补偿驱动器42。PMOSPT编码的补偿驱动器30被配置为提供由数字PT-PMOS补偿控制信号34控制的上拉驱动强度。例如，PMOSPT编码的补偿驱动器30可以包括多个并联连接的PMOS晶体管。响应于数字PT-PMOS补偿控制信号34的比特(例如，用于4比特二进制码的四个晶体管)，多个并联连接的PMOS晶体管各自单独可控。由数字PT-PMOS补偿控制信号启用的所包括的晶体管越多，则由PMOSPT编码的补偿驱动器30提供的上拉驱动强度补偿越大，并且因此整体I/O驱动电路10的上拉驱动强度越大。相反，由数字PT-PMOS补偿控制信号34启用的这些晶体管的数量越少，则PMOSPT编码的补偿驱动器30的上拉驱动强度贡献越小，并且整体I/O驱动电路10的上拉驱动强度越小。NMOSPT编码的补偿驱动器32被配置为提供由数字PT-NMOS补偿控制信号36控制的下拉驱动强度。例如，NMOSPT编码的补偿驱动器32可以包括多个并联连接的NMOS晶体管。响应于数字PT-NMOS补偿控制信号36的比特(例如，用于4比特二进制码的四个晶体管)，多个并联连接的NMOS晶体管各自单独可控。由数字PT-NMOS补偿控制信号启用的所包括的晶体管越多，则由NMOSPT编码的补偿驱动器32提供的下拉驱动强度补偿越大，并且因此整体I/O驱动电路10的下拉驱动强度越大。相反，由数字PT-NMOS补偿控制信号36启用的这些晶体管越少，则NMOSPT编码的补偿驱动器32的下拉驱动强度贡献越小，并且整体I/O驱动电路10的下拉驱动强度越小。PMOSV编码的补偿驱动器40被配置为提供由数字V-PMOS补偿控制信号44控制的上拉驱动强度。例如，PMOSV编码的补偿驱动器40可以包括多个并联连接的PMOS晶体管。响应于数字V-PMOS补偿控制信号44的比特(例如，用于3比特二进制码的三个晶体管)，多个并联连接的PMOS晶体管各自独立可控。由数字V-PMOS补偿控制信号启用的所包括的晶体管越多，则由PMOSV编码的补偿驱动器40提供的上拉驱动强度补偿越大，并且因此整体I/O驱动电路10的上拉驱动强度越大。相反，由数字V-PMOS补偿控制信号44启用的这些晶体管越少，则PMOSV编码的补偿驱动器40的上拉驱动强度贡献越小，并且整体I/O驱动电路10的上拉驱动强度越小。NMOSV编码的补偿驱动器42被配置为提供由数字V-NMOS补偿控制信号46控制的下拉驱动强度。例如，NMOSV编码的补偿驱动器42可以包括多个并联连接的NMOS晶体管。响应于数字V-NMOS补偿控制信号46的比特(例如，用于3比特二进制码的三个晶体管)，多个并联连接的NMOS晶体管各自单独可控。由数字V-NMOS补偿控制信号启用的所包括的晶体管越多，则由NMOSV编码的补偿驱动器42提供的下拉驱动强度补偿越大，并且因此整体I/O驱动电路10的下拉驱动强度越大。相反，由数字V-NMOS补偿控制信号46启用的这些晶体管越少，则NMOSV编码的补偿驱动器42的下拉驱动强度贡献越小，并且整体I/O驱动电路10的下拉驱动强度越小。图2示出了包括I/O驱动器电路10和经耦合的I/O块12的集成电路裸片50的框图。I/O驱动器电路10和经耦合的I/O块12总体位于集成电路50的外围电路区域处。集成电路裸片50的核心电路区域52包括功能电路装置(例如，数字电路装置、存储器电路装置、数字处理电路装置、模拟处理电路装置等)。例如可以通过外围电路区域在所有侧面上包围(或者在多个侧面上大致包围)核心电路区域52。位于核心电路区域52内的集中的(或全局)操作状态补偿电路54包括工艺和温度(PT)变化感测电路56。PT变化感测电路56生成数字PT-PMOS补偿控制信号34和数字PT-NMOS补偿控制信号36(其信号代码值取决于诸如电路装置中的工艺变化的变量以及由于温度波动(可应用于所有或基本上所有的集成电路裸片)引起的性能变量)。美国专利号8,981,817(通过引用并入)教导了集中操作状态补偿电路54(称为PT单元)的示例实现。虽然PT变化感测电路56通常相对于裸片50集中地实现，但是电压补偿在裸片的外围电路区域处更靠近I/O驱动器10被实现，并且因此涉及局部状态(即，局部适用于裸片的外围电路区域的状态)。然而，集中生成的参考电压(例如，模拟带隙电压)60由带隙电压发生器电路64生成，并且从裸片50的核心电路区域中的集中操作状态补偿电路54分配到裸片的外围电路区域。与裸片50的外围电路区域处的I/O驱动电路10相关联的局部电压(V)补偿电路62接收参考电压60，并生成数字V-PMOS补偿控制信号44和数字V-NMOS补偿控制信号46，其信号代码值取决于外围电路区域处的I/O驱动电路10的局部电压状态。美国专利号8,981,817(通过引用并入)教导了局部电压补偿电路62(称为V单元)的示例实现。
技术实现思路
在一个实施例中，输入/输出驱动电路包括：第一驱动电路，被配置为在输入/输出节点处生成输入/输出驱动信号；第二驱动电路，被配置为响应于根据第一时钟信号和第二时钟信号的经测量的频率差而生成的局部电压补偿信号来改变输入/输出驱动信号的驱动，第一时钟信号是响应于针对输入/输出驱动电路的电源电压来生成的，第二时钟信号是响应于固定带隙参考电压来生成的；以及第三驱动电路，被配置为响应于根据工艺和温度变化而生成的集中操作状态补偿信号来改变输入/输出驱动信号的驱动。在一个实施例中，集成电路包括：操作状态补偿电路，被配置为生成工艺和温度变化数字补偿信号；电压补偿电路，根据响应于经受电压变化的电源电压而生成的第一时钟信号与响应于固定带隙参考电压而生成的第二时钟信号之间的经测量的频率差来生成电压变化数字补偿信号；以及输入/输出驱动电路，被配置为响应于工艺和温度变化数字补偿信号以及电压变化数字补偿信号来生成输入/输出驱动信号。在本文档来自技高网...

【技术保护点】
1.一种输入/输出驱动电路，包括：第一驱动电路，被配置为在输入/输出节点处生成输入/输出驱动信号；第二驱动电路，被配置为响应于局部电压补偿信号来改变所述输入/输出驱动信号的驱动，所述局部电压补偿信号根据第一时钟信号和第二时钟信号之间的经测量的频率差而被生成，所述第一时钟信号响应于针对所述输入/输出驱动电路的电源电压而被生成，并且所述第二时钟信号响应于固定带隙参考电压而生成；以及第三驱动电路，被配置为响应于根据工艺和温度变化而生成的集中操作状态补偿信号来改变所述输入/输出驱动信号的驱动。

【技术特征摘要】
2017.09.07 US 15/698,0221.一种输入/输出驱动电路，包括：第一驱动电路，被配置为在输入/输出节点处生成输入/输出驱动信号；第二驱动电路，被配置为响应于局部电压补偿信号来改变所述输入/输出驱动信号的驱动，所述局部电压补偿信号根据第一时钟信号和第二时钟信号之间的经测量的频率差而被生成，所述第一时钟信号响应于针对所述输入/输出驱动电路的电源电压而被生成，并且所述第二时钟信号响应于固定带隙参考电压而生成；以及第三驱动电路，被配置为响应于根据工艺和温度变化而生成的集中操作状态补偿信号来改变所述输入/输出驱动信号的驱动。2.根据权利要求1所述的输入/输出驱动电路，其中所述第三驱动电路包括：PMOS操作状态补偿电路，被配置为接收PMOS操作状态补偿代码，并响应于所述PMOS操作状态补偿代码来改变所述输入/输出驱动信号的驱动；以及NMOS操作状态补偿电路，被配置为接收NMOS操作状态补偿代码，并响应于所述NMOS操作状态补偿代码来改变所述输入/输出驱动信号的驱动。3.根据权利要求1所述的输入/输出驱动电路，其中所述第二驱动电路包括：PMOS电压补偿电路，被配置为接收PMOS电压补偿代码，并响应于所述PMOS电压补偿代码来改变所述输入/输出驱动信号的驱动；以及NMOS电压补偿电路，被配置为接收NMOS电压补偿代码，并响应于所述PMOS电压补偿代码来改变所述输入/输出驱动信号的驱动。4.根据权利要求3所述的输入/输出驱动电路，其中所述PMOS电压补偿代码包括多比特数字代码，并且所述NMOS电压补偿代码包括多比特数字代码。5.根据权利要求1所述的输入/输出驱动电路，还包括：频率比较电路，被配置为将所述第一时钟信号的频率与所述第二时钟信号的频率进行比较，以生成所述经测量的频率差；以及二进制码发生器电路，被配置为将所述经测量的频率差转换为局部电压补偿信号的数字PMOS电压补偿代码和所述局部电压补偿信号的数字NMOS电压补偿代码。6.根据权利要求5所述的输入/输出驱动电路，其中所述第二驱动电路包括：PMOS电压补偿电路，包括响应于所述数字PMOS电压补偿代码的比特而选择性地致动的多个PMOS晶体管；以及NMOS电压补偿电路，包括响应于所述数字NMOS电压补偿代码的比特而选择性地致动的多个NMOS晶体管。7.根据权利要求5所述的输入/输出驱动电路，其中所述频率比较电路包括：第一计数器，操作为对所述第一时钟信号的周期进行计数；以及第二计数器，操作为对所述第二时钟信号的周期进行计数，并且当所述第二计数器的第二计数达到阈值计数时，生成重置信号；其中响应于所述重置信号冻结由所述第一计数器的计数，而所述第一计数器的第一计数当被冻结时被输出作为所述经测量的频率差。8.一种集成电路，包括：操作状态补偿电路，被配置为生成工艺和温度变化数字补偿信号；电压补偿电路，被配置为根据第一时钟信号和第二时钟信号之间的经测量的频率差来生成电压变化数字补偿信号，所述第一时钟信号响应于经受电压变化的电源电压而被生成，所述第二时钟信号响应于固定带隙参考电压而被生成；以及输入/输出驱动电路，被配置为响应于所述工艺和温度变化数字补偿信号和所述电压变化数字补偿信号而生成输入/输出驱动信号。9.根据权利要求8所述的集成电路，包括集成电路裸片的外围电路区域以及所述集成电路裸片的核心电路区域，所述外围电路区域包括所述输入/输出驱动电路，所述集成电路裸片的核心电路区域包括所述操作状态补偿电路。10.根据权利要求9所述的集成电路，还包括：时钟发生器，被配置为响应于所述固定带隙参考电压而生成所述第二时钟信号，其中所述时钟发生器位于所述集成电路裸片的所述核心电路区域内。11.根据权利要求10所述的集成电路，还包括：附加时钟发生器，被配置为响应于经受电压变化的所述电源电压而生成所述第一时钟信号，其中所述附加时钟发生器位于所述集成电路裸片的所述外围电路区域内。12.根据权利要求8所述的集成电路，其中所述电压补偿电路包括：频率比较电路，被配置...

【专利技术属性】
技术研发人员：P·辛格，P·N·辛格，
申请(专利权)人：意法半导体国际有限公司，
类型：发明
国别省市：荷兰,NL