浮动开关及其驱动电路制造技术

公开了一种浮动开关及其驱动电路，所述浮动开关包括第一晶体管和第二晶体管，本发明专利技术实施例的技术方案根据一个逻辑信号来控制所述第一晶体管和第二晶体管的开关状态，并通过一箝位电路对所述第一晶体管和第二晶体管的栅源电压进行箝位以维持所述第一晶体管和第二晶体管的当前开关状态，同时使得没有电流从所述驱动电路流至所述第一晶体管和第二晶体管的源极，由此，可以提高电路的精度。

Floating Switch and Its Driving Circuit

A floating switch and its driving circuit are disclosed. The floating switch comprises a first transistor and a second transistor. The technical scheme of the embodiment of the present invention controls the switching state of the first transistor and the second transistor according to a logical signal, and clamps the gate source voltage of the first transistor and the second transistor through a clamping circuit to maintain the first crystal. The current switching state of the body tube and the second transistor simultaneously causes no current to flow from the driving circuit to the source of the first transistor and the second transistor, thereby improving the accuracy of the circuit.

【技术实现步骤摘要】
浮动开关及其驱动电路
本专利技术涉及电子电力
，更具体地，涉及一种浮动开关及其驱动电路。
技术介绍
在模拟集成电路中，浮动开关广泛用于高压数字模拟转换器、高压多路复用器、具有可调增益的高压放大器等器件中。在现有技术中，浮动开关的驱动信号通常由驱动电路和电平转换器产生，在浮动开关导通时，通过会有电流从驱动电路流入浮动开关的节点，这会影响该浮动开关的节点的精度。
技术实现思路
有鉴于此,本专利技术提供一种浮动开关及其驱动电路，以提高电路的精度。第一方面，本专利技术实施例提供一种浮动开关的驱动电路，所述浮动开关包括串联连接的第一晶体管和第二晶体管，所述第一晶体管和第二晶体管共源共栅，所述驱动电路包括：电流流向控制电路，耦接至所述第一晶体管和第二晶体管的栅极，用以根据逻辑信号来控制所述第一晶体管和第二晶体管的开关状态；以及箝位电路，被配置为对栅源电压进行箝位以维持所述第一晶体管和第二晶体管的当前开关状态，并使得没有电流从所述驱动电路流至所述第一晶体管和第二晶体管的源极，所述栅源电压为所述第一晶体管和第二晶体管的栅极与源极之间的电压。进一步地，所述箝位电路包括：第三晶体管；以及第四晶体管，栅极与所述第三晶体管的栅极连接，源极与所述第一晶体管的栅极连接；其中，所述第三晶体管和第四晶体管的栅极与所述第一晶体管和第二晶体管的源极连接，以使得在所述第一晶体管和第二晶体管导通时没有电流从所述驱动电路流至所述第一晶体管和第二晶体管的源极。进一步地，所述第一晶体管和第二晶体管以及第四晶体管的沟道类型相同，和第三晶体管的沟道类型不同。进一步地，所述箝位电路被配置为在所述逻辑信号为第一状态时将所述栅源电压箝位在第一预定值，在所述逻辑信号为第二状态时将所述栅源电压箝位在第二预定值。进一步地，所述电流流向控制电路包括：第一电流源，耦接在上拉电源端和所述第一晶体管的栅极之间，；第二电流源，耦接在所述第一晶体管的栅极和接地端之间；以及开关，连接在所述第一电流源和第二电流源之间，被配置为受控于所述逻辑信号导通或关断。其中，所述第二电流源的输出电流大于所述第一电流源。进一步地，所述箝位电路还包括：至少一个二极管，串联连接至所述第三晶体管的源极。进一步地，所述第一晶体管和第二晶体管为N型晶体管，所述第一预定值被配置为使得所述第一晶体管和第二晶体管维持导通状态，所述第二预定值被配置为使得所述第一晶体管和第二晶体管维持关断状态。进一步地，所述第一晶体管和第二晶体管为N型晶体管，所述第三晶体管的漏极连接至接地端，所述第四晶体管的漏极连接至上拉电源端。进一步地，所述第一晶体管和第二晶体管为P型晶体管，所述第一预定值被配置为使得所述第一晶体管和第二晶体管维持关断状态，所述第二预定值被配置为使得所述第一晶体管和第二晶体管维持导通状态。进一步地，所述第一晶体管和第二晶体管为P型晶体管，所述第三晶体管的漏极连接至上拉电源端，所述第四晶体管的漏极连接至接地端。进一步地，所述第一晶体管和所述第二晶体管为高压控制晶体管，所述开关为低压控制开关。第二方面，本专利技术实施例提供一种浮动开关，包括：第一晶体管；第二晶体管，与所述第一晶体管串联连接，所述第一晶体管和所述第二晶体管共源共栅；以及如上所述的驱动电路。本专利技术实施例的技术方案根据一个逻辑信号来控制所述第一晶体管和第二晶体管的开关状态，并通过一箝位电路对所述第一晶体管和第二晶体管的栅源电压进行箝位以维持所述第一晶体管和第二晶体管的当前开关状态，同时使得没有电流从所述驱动电路流至所述第一晶体管和第二晶体管的源极，由此，可以提高电路的精度。附图说明通过以下参照附图对本专利技术实施例的描述，本专利技术的上述以及其它目的、特征和优点将更为清楚，在附图中：图1是现有技术的应用浮动开关的高压多路复用器的电路图；图2是现有技术的浮动开关的电路图；图3是本专利技术第一实施例的浮动开关的电路图；图4是本专利技术第一实施例的浮动开关的工作波形图；图5是本专利技术第一实施例的浮动开关的驱动电路的电路图；图6是本专利技术第二实施例的浮动开关的电路图；图7是本专利技术第二实施例的浮动开关的工作波形图。具体实施方式以下基于实施例对本申请进行描述，但是本申请并不仅仅限于这些实施例。在下文对本申请的细节描述中，详尽描述了一些特定的细节部分。对本领域技术人员来说没有这些细节部分的描述也可以完全理解本申请。为了避免混淆本申请的实质，公知的方法、过程、流程、元件和电路并没有详细叙述。此外，本领域普通技术人员应当理解，在此提供的附图都是为了说明的目的，并且附图不一定是按比例绘制的。同时，应当理解，在以下的描述中，“电路”是指由至少一个元件或子电路通过电气连接或电磁连接构成的导电回路。当称元件或电路“连接到”另一元件或称元件/电路“连接在”两个节点之间时，它可以是直接耦接或连接到另一元件或者可以存在中间元件，元件之间的连接可以是物理上的、逻辑上的、或者其结合。相反，当称元件“直接耦接到”或“直接连接到”另一元件时，意味着两者不存在中间元件。除非上下文明确要求，否则整个说明书和权利要求书中的“包括”、“包含”等类似词语应当解释为包含的含义而不是排他或穷举的含义；也就是说，是“包括但不限于”的含义。在本申请的描述中，需要理解的是，术语“第一”、“第二”等仅用于描述目的，而不能理解为指示或暗示相对重要性。此外，在本申请的描述中，除非另有说明，“多个”的含义是两个或两个以上。图1是现有技术的应用浮动开关的高压多路复用器的电路图。如图1所示，高压多路复用器1包括浮动开关11。浮动开关11包括开关S和驱动电路111。驱动电路111用于驱动开关S的导通和关断以在输出端o获取不同的输出电压。由于开关的两端的电压存在变化，因此，期望开关呈现出理想开关的特性，也即，开关S本身不会对两端的电压施加任何影响。这在要求较高精度的应用场合中尤其重要。图2是现有技术的浮动开关的电路图。如图2所示，浮动开关11包括驱动电路2以及晶体管Q1和Q2。其中，晶体管Q1和Q2共栅共源连接。驱动电路2包括电压源U1、控制电路21和电平转换器22。晶体管Q1和Q2的源极与电压源U1的一端(例如电压源U1的负极)连接。控制电路21与晶体管Q1和Q2的栅极连接，用于控制晶体管Q1和Q2的导通和关断。电平转换器22被配置为对逻辑信号log进行电平转换以驱动控制电路21生成晶体管Q1和Q2的驱动信号GATE。电压源U1被配置为给控制电路21和电平转换器22供电。由于晶体管Q1和Q2的源极与电压源U1连接，因此在晶体管Q1和Q2导通时，会有电流从驱动电路2流向晶体管Q1和Q2的源极，从而影响电路的精度。也就是说，在应用现有技术的浮动开关的高压多路复用器中，当开关S导通时，会有电流从驱动电路111流入开关S的一端，进而影响流向输出端的电流，这可能降低高压多路复用器的精度。本专利技术实施例提供一种浮动开关，使得在浮动开关处于导通状态时，没有电流从其驱动电路流至浮动开关中的晶体管的源极，从而提高电路的精度。图3是本专利技术第一实施例的浮动开关的电路图。如图3所示，本实施例的浮动开关3包括晶体管Q31和Q32以及驱动电路31。其中，晶体管Q31和Q32共源共栅连接。驱动电路31与晶体管Q31和Q32的栅极以及源极连接，被配置为生成晶体管Q31和Q32的本文档来自技高网...

【技术保护点】
1.一种浮动开关的驱动电路，所述浮动开关包括串联连接的第一晶体管和第二晶体管，所述第一晶体管和第二晶体管共源共栅，其特征在于，所述驱动电路包括：电流流向控制电路，耦接至所述第一晶体管和第二晶体管的栅极，用以根据逻辑信号来控制所述第一晶体管和第二晶体管的开关状态；以及箝位电路，被配置为对栅源电压进行箝位以维持所述第一晶体管和第二晶体管的当前开关状态，并使得没有电流从所述驱动电路流至所述第一晶体管和第二晶体管的源极，所述栅源电压为所述第一晶体管和第二晶体管的栅极与源极之间的电压。

【技术特征摘要】
1.一种浮动开关的驱动电路，所述浮动开关包括串联连接的第一晶体管和第二晶体管，所述第一晶体管和第二晶体管共源共栅，其特征在于，所述驱动电路包括：电流流向控制电路，耦接至所述第一晶体管和第二晶体管的栅极，用以根据逻辑信号来控制所述第一晶体管和第二晶体管的开关状态；以及箝位电路，被配置为对栅源电压进行箝位以维持所述第一晶体管和第二晶体管的当前开关状态，并使得没有电流从所述驱动电路流至所述第一晶体管和第二晶体管的源极，所述栅源电压为所述第一晶体管和第二晶体管的栅极与源极之间的电压。2.根据权利要求1所述的驱动电路，其特征在于，所述箝位电路包括：第三晶体管；以及第四晶体管，栅极与所述第三晶体管的栅极连接，源极与所述第一晶体管的栅极连接；其中，所述第三晶体管和第四晶体管的栅极与所述第一晶体管和第二晶体管的源极连接，以使得在所述第一晶体管和第二晶体管导通时没有电流从所述驱动电路流至所述第一晶体管和第二晶体管的源极。3.根据权利要求2所述的驱动电路，其特征在于，所述第一晶体管和第二晶体管以及第四晶体管的沟道类型相同，和第三晶体管的沟道类型不同。4.根据权利要求1所述的驱动电路，其特征在于，所述箝位电路被配置为在所述逻辑信号为第一状态时将所述栅源电压箝位在第一预定值，在所述逻辑信号为第二状态时将所述栅源电压箝位在第二预定值。5.根据权利要求1所述的驱动电路，其特征在于，所述电流流向控制电路包括：第一电流源，耦接在上拉电源端和所述第一晶体管的栅极之间；第二电流源，耦接在所述第一晶体管的栅极和接地...

【专利技术属性】
技术研发人员：段晓明，陈君，
申请(专利权)人：矽力杰半导体技术杭州有限公司，
类型：发明
国别省市：浙江,33