一种上电控制电路制造技术

技术编号:20592590 阅读:28 留言:0更新日期:2019-03-16 08:49
本发明专利技术公开了一种上电控制电路。一种上电控制电路包括第一电阻、第一PMOS管、第二PMOS管、第一NPN管、第三PMOS管、第四PMOS管、第五PMOS管、第一NMOS管、第六PMOS管、第七PMOS管、第二电阻、第八PMOS管、第二NMOS管、第九PMOS管、第三NMOS管、第十PMOS管、第四NMOS管和第一比较器。利用本发明专利技术提供的上电控制电路可以很好地控制集成电路在上电过程中的复位,提高集成电路的功能准确性。

A Power-on Control Circuit

The invention discloses an on-line control circuit. A power-on control circuit includes the first resistor, the first PMOS tube, the second PMOS tube, the first NPN tube, the third PMOS tube, the fourth PMOS tube, the fifth PMOS tube, the first NMOS tube, the sixth PMOS tube, the seventh PMOS tube, the second resistor, the eighth PMOS tube, the second NMOS tube, the ninth PMOS tube, the third NMOS tube, the tenth PMOS tube, the fourth NMOS tube and the first comparator. The power-on control circuit provided by the invention can well control the reset of the integrated circuit in the power-on process and improve the functional accuracy of the integrated circuit.

【技术实现步骤摘要】
一种上电控制电路
本专利技术涉及集成电路
,尤其涉及到上电控制电路。
技术介绍
集成电路在使用过程中,上电复位是必须有的过程,否则很多单元电路会出现不工作的情况,不利于集成电路的正常运转;为此设计了一种上电控制电路。
技术实现思路
本专利技术旨在解决现有技术的不足,提供一种上电控制电路。一种上电控制电路,包括第一电阻、第一PMOS管、第二PMOS管、第一NPN管、第三PMOS管、第四PMOS管、第五PMOS管、第一NMOS管、第六PMOS管、第七PMOS管、第二电阻、第八PMOS管、第二NMOS管、第九PMOS管、第三NMOS管、第十PMOS管、第四NMOS管和第一比较器:所述第一电阻的一端接所述第一PMOS管的栅极和漏极和所述第二PMOS管的栅极和所述第三PMOS管的栅极和所述第六PMOS管和所述第九PMOS管的栅极和所述第十PMOS管的栅极,另一端接地;所述第一PMOS管的栅极和漏极接在一起再接所述第一电阻的一端和所述第二PMOS管的栅极和所述第三PMOS管的栅极和所述第六PMOS管和所述第九PMOS管的栅极和所述第十PMOS管的栅极,源极接电源电压VCC;所述第二PMOS管的栅极接所述第一电阻的一端和所述第一PMOS管的栅极和漏极和所述第三PMOS管的栅极和所述第六PMOS管和所述第九PMOS管的栅极和所述第十PMOS管的栅极,漏极接所述第一NPN管的基极和集电极和所述第五PMOS管的栅极,源极接电源电压VCC;所述第一NPN管的基极和集电极接在一起再接所述第二PMOS管的漏极和所述第五PMOS管的栅极,发射极接地;所述第三PMOS管的栅极接所述第一电阻的一端和所述第一PMOS管的栅极和漏极和所述第二PMOS管的栅极和所述第六PMOS管和所述第九PMOS管的栅极和所述第十PMOS管的栅极,漏极接所述第四PMOS管的源极,源极接电源电压VCC;所述第四PMOS管的栅极接所述第十PMOS管的漏极和所述第四NMOS管的漏极和所述第一比较器的负输入端,漏极接所述第二电阻的一端和所述第五PMOS管的源极,源极接所述第三PMOS管的漏极;所述第五PMOS管的栅极接所述第二PMOS管的漏极和所述第一NPN管的基极和集电极,漏极接所述第一NMOS管的栅极和漏极和所述第二NMOS管的栅极,源极接所述第四PMOS管的漏极和所述第二电阻的一端;所述第一NMOS管的栅极和漏极接在一起再接所述第五PMOS管的漏极和所述第二NMOS管的栅极,源极接地;所述第六PMOS管的栅极接所述第一电阻的一端和所述第一PMOS管的栅极和漏极和所述第二PMOS管的栅极和所述第三PMOS管的栅极和所述第九PMOS管的栅极和所述第十PMOS管的栅极,漏极接所述第七PMOS管的源极,源极接电源电压VCC;所述第七PMOS管的栅极接所述第九PMOS管的漏极和所述第三NMOS管的漏极和所述第四NMOS管的栅极和所述第一比较器的正输入端,漏极接所述第二电阻的一端和所述第八PMOS管的源极,源极接所述第六PMOS管的漏极;所述第二电阻的一端接所述第四PMOS管的漏极和所述第五PMOS管的源极,另一端接所述第七PMOS管的漏极和所述第八PMOS管的源极;所述第八PMOS管的栅极接输入端SD,漏极接所述第二NMOS管的漏极和所述第三NMOS管的栅极,源极接所述第二电阻的一端和所述第七PMOS管的漏极;所述第二NMOS管的栅极接所述第五PMOS管的漏极和所述第一NMOS管的栅极和漏极,漏极接所述第八PMOS管的漏极和所述第三NMOS管的栅极,源极接地;所述第九PMOS管的栅极接所述第一电阻的一端和所述第一PMOS管的栅极和漏极和所述第二PMOS管的栅极和所述第三PMOS管的栅极和所述第六PMOS管和所述第十PMOS管的栅极,漏极接所述第七PMOS管的栅极和所述第三NMOS管的漏极和所述第四NMOS管的栅极和所述第一比较器的正输入端,源极接电源电压VCC;所述第三NMOS管的栅极接所述第八PMOS管的漏极和所述第二NMOS管的漏极,漏极接所述第七PMOS管的栅极和所述第九PMOS管的漏极和所述第四NMOS管的栅极和所述第一比较器的正输入端,源极接地;所述第十PMOS管的栅极接所述第一电阻的一端和所述第一PMOS管的栅极和漏极和所述第二PMOS管的栅极和所述第三PMOS管的栅极和所述第六PMOS管和所述第九PMOS管的栅极,漏极接所述第四PMOS管的栅极和所述第四NMOS管的漏极和所述第一比较器的负输入端,源极接电源电压VCC;所述第四NMOS管的栅极接所述第七PMOS管的栅极和所述第九PMOS管的漏极和所述第三NMOS管的漏极和所述第一比较器的正输入端,漏极接所述第四PMOS管的栅极和所述第十PMOS管的漏极和所述第一比较器的负输入端,源极接地;所述第一比较器的正输入端接所述第七PMOS管的栅极和所述第九PMO管的漏极和所述第三NMOS管的漏极和所述第四NMOS管的栅极,负输入端接所述第四PMOS管的栅极和所述第十PMOS管的漏极和所述第四NMOS管的漏极,输出端为关机电路的输出端SHUTDOWN。所述第一电阻和所述第一PMOS管构成偏置电流产生电路;所述第二PMOS管和所述第一NPN管建立由所述第一NPN管的BE结电压的参考电压,也即是0.7V;当输入端SD大于参考电压0.7V时,所述第三NMOS管的栅极电压为低电平而不导通,所述第四NMOS管的栅极电压为高电平而导通,这样所述第一比较器的正输入端为高电平、负输入端为低电平,输出端为高电平,控制整个芯片处于关闭状态;当输入端SD小于参考电压0.7V时,所述第三NMOS管的栅极电压为高电平而导通,所述第四NMOS管的栅极电压为低电平而不导通,这样所述第一比较器的正输入端为低电平、负输入端为高电平,输出端为低电平,控制整个芯片处于开启状态;所述第二电阻起到增大迟滞电压的作用,防止所述第一比较器的输出端来回振荡。附图说明图1为本专利技术的上电控制电路的电路图。具体实施方式以下结合附图对本
技术实现思路
进一步说明。一种上电控制电路,如图1所示,包括第一电阻101、第一PMOS管102、第二PMOS管103、第一NPN管104、第三PMOS管105、第四PMOS管106、第五PMOS管107、第一NMOS管108、第六PMOS管109、第七PMOS管110、第二电阻111、第八PMOS管112、第二NMOS管113、第九PMOS管114、第三NMOS管115、第十PMOS管116、第四NMOS管117和第一比较器118:所述第一电阻101的一端接所述第一PMOS管102的栅极和漏极和所述第二PMOS管103的栅极和所述第三PMOS管105的栅极和所述第六PMOS管109和所述第九PMOS管114的栅极和所述第十PMOS管116的栅极,另一端接地;所述第一PMOS管102的栅极和漏极接在一起再接所述第一电阻101的一端和所述第二PMOS管103的栅极和所述第三PMOS管105的栅极和所述第六PMOS管109和所述第九PMOS管114的栅极和所述第十PMOS管116的栅极,源极接电源电压VCC;所述第二PMOS管103的栅极接所述第一电阻101的一端和所述第一PMOS管102的栅极和漏极和所述第三PMOS管105的栅极和所述本文档来自技高网
...

【技术保护点】
1.一种上电控制电路,其特征在于:包括第一电阻、第一PMOS管、第二PMOS管、第一NPN管、第三PMOS管、第四PMOS管、第五PMOS管、第一NMOS管、第六PMOS管、第七PMOS管、第二电阻、第八PMOS管、第二NMOS管、第九PMOS管、第三NMOS管、第十PMOS管、第四NMOS管和第一比较器;所述第一电阻的一端接所述第一PMOS管的栅极和漏极和所述第二PMOS管的栅极和所述第三PMOS管的栅极和所述第六PMOS管和所述第九PMOS管的栅极和所述第十PMOS管的栅极,另一端接地;所述第一PMOS管的栅极和漏极接在一起再接所述第一电阻的一端和所述第二PMOS管的栅极和所述第三PMOS管的栅极和所述第六PMOS管和所述第九PMOS管的栅极和所述第十PMOS管的栅极,源极接电源电压VCC;所述第二PMOS管的栅极接所述第一电阻的一端和所述第一PMOS管的栅极和漏极和所述第三PMOS管的栅极和所述第六PMOS管和所述第九PMOS管的栅极和所述第十PMOS管的栅极,漏极接所述第一NPN管的基极和集电极和所述第五PMOS管的栅极,源极接电源电压VCC;所述第一NPN管的基极和集电极接在一起再接所述第二PMOS管的漏极和所述第五PMOS管的栅极,发射极接地;所述第三PMOS管的栅极接所述第一电阻的一端和所述第一PMOS管的栅极和漏极和所述第二PMOS管的栅极和所述第六PMOS管和所述第九PMOS管的栅极和所述第十PMOS管的栅极,漏极接所述第四PMOS管的源极,源极接电源电压VCC;所述第四PMOS管的栅极接所述第十PMOS管的漏极和所述第四NMOS管的漏极和所述第一比较器的负输入端,漏极接所述第二电阻的一端和所述第五PMOS管的源极,源极接所述第三PMOS管的漏极;所述第五PMOS管的栅极接所述第二PMOS管的漏极和所述第一NPN管的基极和集电极,漏极接所述第一NMOS管的栅极和漏极和所述第二NMOS管的栅极,源极接所述第四PMOS管的漏极和所述第二电阻的一端;所述第一NMOS管的栅极和漏极接在一起再接所述第五PMOS管的漏极和所述第二NMOS管的栅极,源极接地;所述第六PMOS管的栅极接所述第一电阻的一端和所述第一PMOS管的栅极和漏极和所述第二PMOS管的栅极和所述第三PMOS管的栅极和所述第九PMOS管的栅极和所述第十PMOS管的栅极,漏极接所述第七PMOS管的源极,源极接电源电压VCC;所述第七PMOS管的栅极接所述第九PMOS管的漏极和所述第三NMOS管的漏极和所述第四NMOS管的栅极和所述第一比较器的正输入端,漏极接所述第二电阻的一端和所述第八PMOS管的源极,源极接所述第六PMOS管的漏极;所述第二电阻的一端接所述第四PMOS管的漏极和所述第五PMOS管的源极,另一端接所述第七PMOS管的漏极和所述第八PMOS管的源极;所述第八PMOS管的栅极接输入端SD,漏极接所述第二NMOS管的漏极和所述第三NMOS管的栅极,源极接所述第二电阻的一端和所述第七PMOS管的漏极;所述第二NMOS管的栅极接所述第五PMOS管的漏极和所述第一NMOS管的栅极和漏极,漏极接所述第八PMOS管的漏极和所述第三NMOS管的栅极,源极接地;所述第九PMOS管的栅极接所述第一电阻的一端和所述第一PMOS管的栅极和漏极和所述第二PMOS管的栅极和所述第三PMOS管的栅极和所述第六PMOS管和所述第十PMOS管的栅极,漏极接所述第七PMOS管的栅极和所述第三NMOS管的漏极和所述第四NMOS管的栅极和所述第一比较器的正输入端,源极接电源电压VCC;所述第三NMOS管的栅极接所述第八PMOS管的漏极和所述第二NMOS管的漏极,漏极接所述第七PMOS管的栅极和所述第九PMOS管的漏极和所述第四NMOS管的栅极和所述第一比较器的正输入端,源极接地;所述第十PMOS管的栅极接所述第一电阻的一端和所述第一PMOS管的栅极和漏极和所述第二PMOS管的栅极和所述第三PMOS管的栅极和所述第六PMOS管和所述第九PMOS管的栅极,漏极接所述第四PMOS管的栅极和所述第四NMOS管的漏极和所述第一比较器的负输入端,源极接电源电压VCC;所述第四NMOS管的栅极接所述第七PMOS管的栅极和所述第九PMOS管的漏极和所述第三NMOS管的漏极和所述第一比较器的正输入端,漏极接所述第四PMOS管的栅极和所述第十PMOS管的漏极和所述第一比较器的负输入端,源极接地;所述第一比较器的正输入端接所述第七PMOS管的栅极和所述第九PMO管的漏极和所述第三NMOS管的漏极和所述第四NMOS管的栅极,负输入端接所述第四PMOS管的栅极和所述第十PMOS管的漏极和所述第四NMOS管的漏极,输出端为关机电路的输出端SHUTDOWN。...

【技术特征摘要】
1.一种上电控制电路,其特征在于:包括第一电阻、第一PMOS管、第二PMOS管、第一NPN管、第三PMOS管、第四PMOS管、第五PMOS管、第一NMOS管、第六PMOS管、第七PMOS管、第二电阻、第八PMOS管、第二NMOS管、第九PMOS管、第三NMOS管、第十PMOS管、第四NMOS管和第一比较器;所述第一电阻的一端接所述第一PMOS管的栅极和漏极和所述第二PMOS管的栅极和所述第三PMOS管的栅极和所述第六PMOS管和所述第九PMOS管的栅极和所述第十PMOS管的栅极,另一端接地;所述第一PMOS管的栅极和漏极接在一起再接所述第一电阻的一端和所述第二PMOS管的栅极和所述第三PMOS管的栅极和所述第六PMOS管和所述第九PMOS管的栅极和所述第十PMOS管的栅极,源极接电源电压VCC;所述第二PMOS管的栅极接所述第一电阻的一端和所述第一PMOS管的栅极和漏极和所述第三PMOS管的栅极和所述第六PMOS管和所述第九PMOS管的栅极和所述第十PMOS管的栅极,漏极接所述第一NPN管的基极和集电极和所述第五PMOS管的栅极,源极接电源电压VCC;所述第一NPN管的基极和集电极接在一起再接所述第二PMOS管的漏极和所述第五PMOS管的栅极,发射极接地;所述第三PMOS管的栅极接所述第一电阻的一端和所述第一PMOS管的栅极和漏极和所述第二PMOS管的栅极和所述第六PMOS管和所述第九PMOS管的栅极和所述第十PMOS管的栅极,漏极接所述第四PMOS管的源极,源极接电源电压VCC;所述第四PMOS管的栅极接所述第十PMOS管的漏极和所述第四NMOS管的漏极和所述第一比较器的负输入端,漏极接所述第二电阻的一端和所述第五PMOS管的源极,源极接所述第三PMOS管的漏极;所述第五PMOS管的栅极接所述第二PMOS管的漏极和所述第一NPN管的基极和集电极,漏极接所述第一NMOS管的栅极和漏极和所述第二NMOS管的栅极,源极接所述第四PMOS管的漏极和所述第二电阻的一端;所述第一NMOS管的栅极和漏极接在一起再接所述第五PMOS管的漏极和所述第二NMOS管的栅极,源极接地;所述第六PMOS管的栅极接所述第一电阻的一端和所述第一PMOS管的栅极和漏极和所述第二PMOS管的栅极和所述第三PMOS管的栅极和所述第九PMOS管的栅极和所述第十PMOS管的栅...

【专利技术属性】
技术研发人员:胡曙敏
申请(专利权)人:杭州宽福科技有限公司
类型:发明
国别省市:浙江,33

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1