半导体器件与其制作方法技术

本申请提供了一种半导体器件与其制作方法。该制作方法包括：提供具有源区和/或漏区的锗基半导体预备体，源区和/或漏区的掺杂杂质为第一N型杂质；在源区和/或漏区的裸露表面上设置预外延层，预外延层包括基体材料和掺杂在基体材料中的第二N型杂质，基体材料包括非Ge的第IV族元素，第二N型杂质的掺杂浓度在1.0×10

【技术实现步骤摘要】
半导体器件与其制作方法
本申请涉及半导体领域，具体而言，涉及一种半导体器件与其制作方法。
技术介绍
锗材料以其高而对称的载流子迁移率为优势而成为高性能MOS器件极有希望的发展方向之一。但是，锗基NMOS器件仍存在许多亟待解决的问题，如由于低的N型杂质激活浓度导致过大的源漏接触电阻，限制器件性能提升。在
技术介绍
部分中公开的以上信息只是用来加强对本文所描述技术的
技术介绍
的理解，因此，
技术介绍
中可能包含某些信息，这些信息对于本领域技术人员来说并未形成在本国已知的现有技术。
技术实现思路
本申请的主要目的在于提供一种半导体器件与其制作方法，以解决现有技术中锗基器件的源漏接触电阻较大的问题。为了实现上述目的，根据本申请的一个方面，提供了一种半导体器件的制作方法，该制作方法包括：提供具有源区和/或漏区的半导体预备体，上述半导体预备体为锗基半导体预备体，且上述源区和/或上述漏区的掺杂杂质为第一N型杂质；在上述源区和/或上述漏区的裸露表面上设置预外延层，且上述预外延层包括基体材料和掺杂在上述基体材料中的第二N型杂质，上述基体材料包括非Ge的第IV族元素，上述第二N型杂质的掺杂浓度在1.0×1020cm-3～9.0×1021cm-3之间；向上述预外延层中注入第三杂质，使得上述预外延层的远离上述半导体预备体的部分非晶化，从而使得上述预外延层形成外延层；在上述外延层的远离上述源区和/或上述漏区的表面上设置电极层；对设置有电极层的上述半导体预备体进行热处理，形成源接触和/或漏接触。进一步地，上述第三杂质包括第三N型杂质，向上述预外延层中注入上述第三杂质的过程包括：向上述预外延层中注入上述第三N型杂质，使得上述预外延层的远离上述半导体预备体的第一部分非晶化，且使得上述预外延层中的N型杂质的掺杂浓度为0.8～1.0C，其中，C为上述预外延层中的N型杂质的固溶度；对注入上述第三N型杂质的上述预外延层进行退火。进一步地，上述第三杂质包括第三非N型杂质，向上述预外延层中注入上述第三杂质的过程还包括：向上述预外延层中注入第三非N型杂质，至少使得上述预外延层的远离上述半导体预备体的第二部分非晶化，且上述第三非N型杂质包括第IV族元素。进一步地，上述第三杂质包括第三N型杂质和第三非N型杂质，向上述预外延层中注入上述第三杂质的过程还包括：向上述预外延层中注入上述第三N型杂质，使得上述预外延层的远离上述半导体预备体的第一部分非晶化，且使得上述预外延层中的N型杂质的掺杂浓度为0.8～1.0C，其中，C为上述预外延层中的N型杂质的固溶度；对注入上述第三N型杂质的上述预外延层进行退火；向退火后的上述预外延层中注入第三非N型杂质，至少使得上述预外延层的远离上述半导体预备体的包括第一部分的第二部分非晶化，且上述第三非N型杂质包括第IV族元素。进一步地，在温度-100℃～25℃之间时，向上述预外延层中注入上述第三非N型杂质，优选上述基体材料包括硅，上述第三非N型杂质包括硅和/或锗。进一步地，在温度-100℃～25℃之间时，向上述预外延层中注入上述第三N型杂质。进一步地，采用动态表面退火工艺实施上述退火，优选上述退火的温度在500～1200℃之间。根据本申请的另一方面，提供了一种半导体器件，该半导体器件由任一种上述的制作方法制作而成。根据本申请的再一方面，提供了一种半导体器件，该半导体器件包括：半导体预备体，具有源区和/或漏区，上述半导体预备体为锗基半导体预备体，且上述源区和/或上述漏区的掺杂杂质为第一N型杂质；外延层，位于上述源区和/或上述漏区的表面上，上述外延层的远离上述半导体预备体的一侧具有非晶化的部分，上述外延层包括基体材料和掺杂在上述基体材料中的第二N型杂质，上述基体材料包括非Ge的第IV族元素，上述第二N型杂质的掺杂浓度在1.0×1020cm-3～9.0×1021cm-3之间；电极层，位于上述外延层的远离上述源区和/或上述漏区的表面上，一个上述电极层和一个上述外延层形成源接触或漏接触。进一步地，上述非晶化的部分包括第三N型杂质，且上述外延层中的N型杂质的浓度为0.8～1.0C，其中，C为上述外延层中的N型杂质的固溶度。进一步地，上述非晶化的部分包括第三非N型杂质，上述第三非N型杂质包括第IV族元素。应用本申请的技术方案，上述的制作方法中，在源区和/或漏区的表面上设置掺杂有N型杂质的外延层，且该外延层中的N型杂质的浓度较高，在1.0×1020cm-3～9.0×1021cm-3或者更高，这样，使得外延层中的N型杂质的激活浓度高于源区和/或漏区中的，进而可以降低源接触和/或漏接触的接触电阻；另外，该制作方法中，在外延层中形成非晶化的部分，使得电极层和非晶化接触的部分中N型掺杂杂质的浓度较高，从而使得接触电阻较小；再者，由于外延层的基体材料包括非Ge的第IV族元素，该基体材料与锗具有很好的导带Ec对准性，且导带有效质量mc相差不大，故引入的外延层和Ge之间的界面的接触电阻很小。因此，该制作方法形成的源接触和/或漏接触的接触电阻较小。附图说明构成本申请的一部分的说明书附图用来提供对本申请的进一步理解，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：图1至图5示出了本申请一种半导体器件的制作过程的结构示意图；以及图6示出了另一种半导体器件的结构示意图。其中，上述附图包括以下附图标记：10、半导体预备体；11、源区；12、漏区；20、预外延层；21、外延层；211、第一部分；212、第二部分；30、电极层；31、源接触；32、漏接触；40、栅极。具体实施方式应该指出，以下详细说明都是例示性的，旨在对本申请提供进一步的说明。除非另有指明，本文使用的所有技术和科学术语具有与本申请所属
的普通技术人员通常理解的相同含义。需要注意的是，这里所使用的术语仅是为了描述具体实施方式，而非意图限制根据本申请的示例性实施方式。如在这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式，此外，还应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在特征、步骤、操作、器件、组件和/或它们的组合。应该理解的是，当元件(诸如层、膜、区域、或衬底)描述为在另一元件“上”时，该元件可直接在该另一元件上，或者也可存在中间元件。而且，在说明书以及权利要求书中，当描述有元件“连接”至另一元件时，该元件可“直接连接”至该另一元件，或者通过第三元件“连接”至该另一元件。正如
技术介绍
所介绍的，现有技术中的锗基NMOS器件中，源漏区具有较低的N型杂质激活浓度，进而导致过大的源漏接触电阻，限制器件性能提升，为了解决如上的技术问题，本申请提出了一种半导体器件与其制作方法。本申请的一种典型的实施方式中，提供了一种半导体器件的制作方法，该制作方法包括：提供具有源区11和/或漏区的半导体预备体，上述半导体预备体为锗基半导体预备体，且上述源区11和/或上述漏区的掺杂杂质为第一N型杂质，图1中仅示出了源区11；在上述源区11和/或上述漏区的裸露表面上设置预外延层20，且上述预外延层20包括基体材料和掺杂在上述基体材料中的第二N型杂质，上述基体材料包括非Ge的第IV族元素，上述第二N型杂质的掺杂浓度在1.0×1020cm-3～9.0×10本文档来自技高网...

【技术保护点】
1.一种半导体器件的制作方法，其特征在于，所述制作方法包括：提供具有源区和/或漏区的半导体预备体，所述半导体预备体为锗基半导体预备体，且所述源区和/或所述漏区的掺杂杂质为第一N型杂质；在所述源区和/或所述漏区的裸露表面上设置预外延层，且所述预外延层包括基体材料和掺杂在所述基体材料中的第二N型杂质，所述基体材料包括非Ge的第IV族元素，所述第二N型杂质的掺杂浓度在1.0×1020cm‑3～9.0×1021cm‑3之间；向所述预外延层中注入第三杂质，使得所述预外延层的远离所述半导体预备体的部分非晶化，从而使得所述预外延层形成外延层；在所述外延层的远离所述源区和/或所述漏区的表面上设置电极层；对设置有电极层的所述半导体预备体进行热处理，形成源接触和/或漏接触。

【技术特征摘要】
1.一种半导体器件的制作方法，其特征在于，所述制作方法包括：提供具有源区和/或漏区的半导体预备体，所述半导体预备体为锗基半导体预备体，且所述源区和/或所述漏区的掺杂杂质为第一N型杂质；在所述源区和/或所述漏区的裸露表面上设置预外延层，且所述预外延层包括基体材料和掺杂在所述基体材料中的第二N型杂质，所述基体材料包括非Ge的第IV族元素，所述第二N型杂质的掺杂浓度在1.0×1020cm-3～9.0×1021cm-3之间；向所述预外延层中注入第三杂质，使得所述预外延层的远离所述半导体预备体的部分非晶化，从而使得所述预外延层形成外延层；在所述外延层的远离所述源区和/或所述漏区的表面上设置电极层；对设置有电极层的所述半导体预备体进行热处理，形成源接触和/或漏接触。2.根据权利要求1所述的制作方法，其特征在于，所述第三杂质包括第三N型杂质，向所述预外延层中注入所述第三杂质的过程包括：向所述预外延层中注入所述第三N型杂质，使得所述预外延层的远离所述半导体预备体的第一部分非晶化，且使得所述预外延层中的N型杂质的掺杂浓度为0.8～1.0C，其中，C为所述预外延层中的N型杂质的固溶度；对注入所述第三N型杂质的所述预外延层进行退火。3.根据权利要求1所述的制作方法，其特征在于，所述第三杂质包括第三非N型杂质，向所述预外延层中注入所述第三杂质的过程还包括：向所述预外延层中注入第三非N型杂质，至少使得所述预外延层的远离所述半导体预备体的第二部分非晶化，且所述第三非N型杂质包括第IV族元素。4.根据权利要求1所述的制作方法，其特征在于，所述第三杂质包括第三N型杂质和第三非N型杂质，向所述预外延层中注入所述第三杂质的过程还包括：向所述预外延层中注入所述第三N型杂质，使得所述预外延层的远离所述半导体预备体的第一部分非晶化，且使得所述预外延层中的N型杂质的掺杂浓度为0.8～1.0C，其中，C为所述预外延层中的N型杂质的固...

【专利技术属性】
技术研发人员：罗军，毛淑娟，许静，
申请(专利权)人：中国科学院微电子研究所，
类型：发明
国别省市：北京,11