存储器件及其制造方法及包括该存储器件的电子设备技术

公开了一种存储器件及其制造方法及包括该存储器件的电子设备。根据实施例，存储器件可以包括：衬底；设置在衬底上的电极结构，包括交替堆叠的多个第一电极层和多个第二电极层；穿透电极结构的多个竖直有源区；设置在竖直有源区与电极结构中的各第一电极层之间的第一栅介质层以及设置在竖直有源区与电极结构中的各第二电极层之间的第二栅介质层，其中，第一栅介质层和第二栅介质层分别构成数据存储结构。第一电极层与第一栅介质层的组合的第一有效功函数不同于第二电极层与第二栅介质层的组合的第二有效功函数。

【技术实现步骤摘要】
存储器件及其制造方法及包括该存储器件的电子设备
本公开涉及半导体领域，具体地，涉及基于竖直型器件的存储器件及其制造方法以及包括这种存储器件的电子设备。
技术介绍
在水平型器件如金属氧化物半导体场效应晶体管(MOSFET)中，源极、栅极和漏极沿大致平行于衬底表面的方向布置。由于这种布置，水平型器件不易进一步缩小。与此不同，在竖直型器件中，源极、栅极和漏极沿大致垂直于衬底表面的方向布置。因此，相对于水平型器件，竖直型器件更容易缩小。基于竖直型器件，可以制作三维(3D)存储器件，如闪存(NAND型或NOR型)。目前，随着3D存储器件中层数的增加，已经越来越难以进一步增加其集成密度。另外，难以降低存储单元的源/漏电阻。于是，竖直叠置的存储单元的源/漏电阻串联在一起，导致总电阻增大，存储器件性能变差。
技术实现思路
有鉴于此，本公开的目的至少部分地在于提供一种具有改进特性的基于竖直型器件的存储器件及其制造方法以及包括这种存储器件的电子设备。根据本公开的一个方面，提供了一种存储器件，包括：衬底；设置在衬底上的电极结构，包括交替堆叠的多个第一电极层和多个第二电极层；穿透电极结构的多个竖直有源区；设置在竖直有源区与电极结构中的各第一电极层之间的第一栅介质层以及设置在竖直有源区与电极结构中的各第二电极层之间的第二栅介质层，其中，第一栅介质层和第二栅介质层分别构成数据存储结构。第一电极层与第一栅介质层的组合的第一有效功函数不同于第二电极层与第二栅介质层的组合的第二有效功函数。根据本公开的另一方面，提供了一种制造存储器件的方法，包括：在衬底上设置多个第一牺牲层和多个第二牺牲层交替堆叠的叠层；形成穿透所述叠层的多个竖直孔；在所述竖直孔的侧壁上形成与第一牺牲层相对应的第一栅介质层以及与第二牺牲层相对应的第二栅介质层；在竖直孔中填充半导体材料，以形成有源区；将第一牺牲层替换为第一电极层；以及将第二牺牲层替换为第二电极层。第一电极层与第一栅介质层的组合的第一有效功函数不同于第二电极层与第二栅介质层的组合的第二有效功函数。根据本公开的另一方面，提供了一种电子设备，包括上述存储器件。根据本公开的实施例，即便是存储单元中的源/漏区也可以受相应电极层控制。于是，可以降低源/漏电阻，并因此降低叠置的存储单元的总串联电阻。于是，叠置的存储单元数目可以增大，并因此可以增加集成密度。根据本公开的实施例，有源区中与各电极层相对应的部分一方面可以用作源/漏区，另一方面可以用作沟道区。与常规器件中分别地提供沟道区和源/漏区的技术相比，可以增加集成密度。附图说明通过以下参照附图对本公开实施例的描述，本公开的上述以及其他目的、特征和优点将更为清楚，在附图中：图1至12(b)示出了根据本公开实施例的制造存储器件的流程中部分阶段的示意图；图13、14(a)和14(b)示出了根据本公开实施例的存储器件的工作原理的示意图；图15(a)和15(b)示出了根据本公开实施例的栅介质层的不同配置的示意图。贯穿附图，相同或相似的附图标记表示相同或相似的部件。具体实施方式以下，将参照附图来描述本公开的实施例。但是应该理解，这些描述只是示例性的，而并非要限制本公开的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本公开的概念。在附图中示出了根据本公开实施例的各种结构示意图。这些图并非是按比例绘制的，其中为了清楚表达的目的，放大了某些细节，并且可能省略了某些细节。图中所示出的各种区域、层的形状以及它们之间的相对大小、位置关系仅是示例性的，实际中可能由于制造公差或技术限制而有所偏差，并且本领域技术人员根据实际所需可以另外设计具有不同形状、大小、相对位置的区域/层。在本公开的上下文中，当将一层/元件称作位于另一层/元件“上”时，该层/元件可以直接位于该另一层/元件上，或者它们之间可以存在居中层/元件。另外，如果在一种朝向中一层/元件位于另一层/元件“上”，那么当调转朝向时，该层/元件可以位于该另一层/元件“下”。根据本公开实施例的存储器件基于竖直型器件，因此可以包括在衬底上形成的从衬底向上竖直(例如，大致垂直于衬底表面)延伸的多个竖直有源区。有源区可以是实心的，也可以是空心的(其中可以填充电介质)。基于这些竖直有源区，可以绕它们外周形成栅堆叠，以形成竖直器件。在常规的竖直器件中，有源区中沟道区的上下两侧分别是源/漏区，且绕沟道区的外周形成栅堆叠，而绕源/漏区的外周通常形成电介质层。也即，沟道区受栅堆叠(尤其是其中的栅电极)的控制，而源/漏区并无相应的电极来进行控制。与上述常规竖直器件不同，根据本公开的实施例，还可以设置与源/漏区相对应的控制电极(在此，也可以称为“栅电极”)。用于控制源/漏区的栅电极也可以如同用于控制沟道区的栅电极一样以栅堆叠的形式来设置，也即，在栅电极与要控制的有源区之间存在栅介质层。通过这种栅电极来控制源/漏区，可以降低源/漏电阻。栅堆叠可以是存储栅堆叠，以便实现存储功能。更具体地，栅介质层可以构成数据存储结构。例如，栅堆叠可以包括在有源区的至少一部分侧壁上形成的栅介质层以及介由栅介质层面对有源区的栅电极层。栅电极层可以沿与竖直有源区的延伸方向相交的方向(例如，大致平行于衬底表面)延伸，从而与竖直有源区相交。对于每一栅堆叠，其可以在竖直有源区中限定沟道区，且相应地限定了源/漏区，即有源区中位于沟道区相对两侧的部分。也就是说，竖直有源区中与各栅堆叠相对应的部分，既可以用作某一器件的沟道区，也可以用作另一器件的源/漏区。可以设置从下向上依次排列的多层栅电极层，从而在各竖直有源区中相应地限定多个沟道区(并因此限定多个存储单元，每个存储单元包括相应的沟道区以及该沟道区相对两侧的源/漏区)。每一存储单元的沟道区可以构成与之相邻的存储单元的源/漏区。在此，存储单元可以是闪存(flash)单元。相邻的栅电极层之间可以设置有用于电隔离的绝缘层。当然，相邻栅电极层之间的电隔离也可以由栅介质层或其一部分来提供。相比于常规技术，存储单元更为密集地布置，从而可以提高集成密度。对于这样的配置，为了使各存储单元能够更好地工作，针对沟道区的栅堆叠与针对源/漏区的栅堆叠可以具有不同的有效功函数。例如，针对沟道区的栅堆叠与针对源/漏区的栅堆叠中一种的有效功函数可以接近有源区中半导体材料的导带，而另一种的有效功函数可以接近有源区中半导体材料的价带。由于这种有效功函数的差异，可以在有源区的半导体材料中形成所需的载流子(电子或空穴)分布。于是，存储器件可以包括由具有不同功函数的两种电极层交替堆叠而形成的电极结构，特别是在栅介质层相同的情况下。竖直有源区可以排列为阵列(例如，通常是按行和列排列的二维阵列)。另外，由于它们如上所述在衬底上竖直延伸且通过多层的栅电极层分别限定出多层存储单元，从而该存储器件可以是三维(3D)阵列。在该3D阵列中，各竖直有源区限定了存储单元的串。在本文中，所谓“构成数据存储结构的栅介质层”是指栅堆叠中处于栅电极层和有源区(或者说沟道区)之间的部分。栅介质层可以是叠层结构，整体上呈现电介质特性，即，使得栅电极层与沟道区并不直接电连接，从而称作“介质”，但是这并不排除其中可能包含一层或多层导电层。栅介质层可以包括电荷俘获层或者铁电材料等，以便实现存本文档来自技高网...

【技术保护点】
1.一种存储器件，包括：衬底；设置在衬底上的电极结构，包括交替堆叠的多个第一电极层和多个第二电极层；穿透电极结构的多个竖直有源区；设置在竖直有源区与电极结构中的各第一电极层之间的第一栅介质层以及设置在竖直有源区与电极结构中的各第二电极层之间的第二栅介质层，其中，第一栅介质层和第二栅介质层分别构成数据存储结构，其中，第一电极层与第一栅介质层的组合的第一有效功函数不同于第二电极层与第二栅介质层的组合的第二有效功函数。

【技术特征摘要】
1.一种存储器件，包括：衬底；设置在衬底上的电极结构，包括交替堆叠的多个第一电极层和多个第二电极层；穿透电极结构的多个竖直有源区；设置在竖直有源区与电极结构中的各第一电极层之间的第一栅介质层以及设置在竖直有源区与电极结构中的各第二电极层之间的第二栅介质层，其中，第一栅介质层和第二栅介质层分别构成数据存储结构，其中，第一电极层与第一栅介质层的组合的第一有效功函数不同于第二电极层与第二栅介质层的组合的第二有效功函数。2.根据权利要求1所述的存储器件，其中，第一有效功函数接近竖直有源区中半导体材料的导带，而第二有效功函数接近竖直有源区中半导体材料的价带；或者第一有效功函数接近竖直有源区中半导体材料的价带，而第二有效功函数接近竖直有源区中半导体材料的导带。3.根据权利要求1所述的存储器件，还包括所述第一电极层与所述第二电极层之间的绝缘层。4.根据权利要求1所述的存储器件，其中，第一栅介质层和第二栅介质层分别包括第一介质层-电荷俘获层-第二介质层的叠层结构。5.根据权利要求4所述的存储器件，其中，第一栅介质层和第二栅介质层由相同的第一介质层-电荷俘获层-第二介质层的叠层结构构成，第一介质层、电荷俘获层和第二介质层均沿竖直有源区的侧壁连续延伸。6.根据权利要求4所述的存储器件，其中，叠层结构中的第一介质层靠近竖直有源区，第二介质层靠近电极结构，第一栅介质层的叠层结构中第一介质层和电荷俘获层分别与第二栅介质层的叠层结构中第一电介质层和电荷俘获层由相同的层构成，第一介质层和电荷俘获层均沿竖直有源区的侧壁连续延伸，而各栅介质层的叠层结构中的第二介质层分别沿着相应电极层的侧壁和上、下表面延伸。7.根据权利要求4所述的存储器件，其中，第一栅介质层沿着各第一电极层的侧壁和上、下表面延伸，第二栅介质层沿着各第二电极层的侧壁和上、下表面延伸。8.根据权利要求1所述的存储器件，还包括：形成在衬底中与各竖直有源区的底端相接触的接触区。9.根据权利要求8所述的存储器件，其中，竖直有源区中的半导体材料至少在底端被掺杂为与接触区相同的导电类型，被掺杂的部分在横向上与第一电极层和第二电极层中最下方的电极层相交迭。10.根据权利要求1所述的存储器件，其中，竖直有源区中的半导体材料呈底端封闭的管状。11.根据权利要求1所述的存储器件，其中，竖直有源区中与各第一电极层及其上、下方的相邻第二电极层相对应的部分分别构成同一器件的沟道区和源/漏区，竖直有源区中与各第二电极层及其上、下方的相邻第一电极层相对应的部分分别构成同一器件的沟道区和源/漏区。12.根据权利要求1所述的存储器件，其中，第一栅介质层和第二栅介质层分别为包括铁电材料的介质层。13.一种制造存储器件的方法，包括：在衬底上设置多个第一牺牲层和多个第二牺牲层交替堆叠的叠层；形成穿透所述叠层的多个竖直孔；在所述竖直孔的侧壁上形成与第一牺牲层相对...

【专利技术属性】
技术研发人员：朱慧珑，
申请(专利权)人：中国科学院微电子研究所，
类型：发明
国别省市：北京,11