The invention discloses a semiconductor device mainly made of nitride semiconductor material. The semiconductor device includes a substrate; a semiconductor stack on the substrate; a gate, a source and a drain respectively arranged on the semiconductor stack, in which the gate contains nickel (Ni); a Si compound covering the surface of the semiconductor stack; an Al_2O_3 film covering the gate exposed from the Si compound; and another Si compound covering the Al_2O_3 film and the Si compound exposed from the Al_2O_3 film. \u3002 The semiconductor device of the present invention is characterized in that the Al2O3 film exposes Si compound at least between the gate and the drain.
【技术实现步骤摘要】
主要由氮化物半导体材料制成的半导体器件及其形成工艺相关申请的交叉引用本申请基于并要求于2017年9月6日提交的日本专利申请No.2017-171036的优先权,其全部内容通过引用并入本文。
本专利技术涉及一种半导体器件类型的高电子迁移率晶体管(HEMT),特别地,本专利技术涉及一种主要由氮化物半导体材料制成的HEMT和形成HEMT的工艺。
技术介绍
主要由氮化物半导体材料(通常为氮化镓(GaN))制成的晶体管在本领域中变得流行。特别地,晶体管类型的HEMT可以在高功率下高速运行,这是因为氮化物半导体材料固有的宽带隙特性。这种HEMT设置有由GaN制成的沟道层和由氮化铝镓(AlGaN)制成的阻挡层。日本专利申请待审查公开No.JP-2017-059621A公开了一种由氮化物半导体材料制成的HEMT。其中公开的HEMT具有在衬底上外延生长的氮化物半导体层以及源极、漏极和栅极。HEMT还具有由氮化硅(SiN)制成的第一绝缘膜,其覆盖氮化物半导体层和上述电极,其中电极通过在第一绝缘膜中形成的相应开口与氮化物半导体层接触。HEMT还具有由氧化铝(Al2O3)制成的第二绝缘膜,其覆盖栅极和第一绝缘膜。另一个日本专利申请待审查公开No.JP-2009-059946A也公开了一种HEMT,其具有双绝缘膜,其中一个绝缘膜与氮化物半导体层接触并由氧化钽(Ta2O5)制成,而另一个绝缘膜由氮化硅(SiN)制成并覆盖前述绝缘膜。因此,由氮化物半导体材料制成的HEMT通常在氮化物半导体层上设置有双绝缘膜,其中绝缘膜通常由含硅(Si)材料(例如上述SiN,氧化硅(SiO2)和/或氮氧 ...
【技术保护点】
1.一种半导体器件,主要由氮化物半导体材料制成,该半导体器件包括:衬底;设置在所述衬底上的半导体堆叠体,该半导体堆叠体包括氮化物半导体层;各自设置在所述半导体堆叠体上的栅极、源极和漏极,所述源级和所述漏极将所述栅极夹在之间,所述栅极包含镍(Ni);Si化合物,其覆盖所述栅极和所述漏极之间以及所述栅极和所述源级之间的所述半导体堆叠体的表面,所述Si化合物包含硅(Si)原子;氧化铝(Al2O3)膜,其覆盖从所述Si化合物中露出的所述栅极;和另一Si化合物,其覆盖所述Al2O3膜和从所述Al2O3膜中露出的所述Si化合物,所述另一Si化合物含有Si原子,其中所述Al2O3膜至少在所述栅极和所述漏极之间露出所述Si化合物的表面。
【技术特征摘要】
2017.09.06 JP 2017-1710361.一种半导体器件,主要由氮化物半导体材料制成,该半导体器件包括:衬底;设置在所述衬底上的半导体堆叠体,该半导体堆叠体包括氮化物半导体层;各自设置在所述半导体堆叠体上的栅极、源极和漏极,所述源级和所述漏极将所述栅极夹在之间,所述栅极包含镍(Ni);Si化合物,其覆盖所述栅极和所述漏极之间以及所述栅极和所述源级之间的所述半导体堆叠体的表面,所述Si化合物包含硅(Si)原子;氧化铝(Al2O3)膜,其覆盖从所述Si化合物中露出的所述栅极;和另一Si化合物,其覆盖所述Al2O3膜和从所述Al2O3膜中露出的所述Si化合物,所述另一Si化合物含有Si原子,其中所述Al2O3膜至少在所述栅极和所述漏极之间露出所述Si化合物的表面。2.根据权利要求1所述的半导体器件,其中所述Al2O3膜进一步在所述栅极和所述源极之间露出所述Si化合物的表面。3.根据权利要求1所述的半导体器件,其中所述栅极具有T形截面,该截面具有对应于T形的水平条的第一部分和对应于T形的垂直条的第二部分,其中所述第二部分位于设置于所述Si化合物中的开口内并与所述半导体堆叠体的表面接触,所述第一部分设置在所述Si化合物上,其中所述Al2O3膜覆盖所述栅极的所述第一部分。4.根据权利要求1所述的半导体器件,其中所述Al2O3膜具有位于所述Si化合物上并向所述漏极延伸的部分,该部分的宽度至多为200nm。5.根据权利要求1所述的半导体器件,还包括设置在所述另一Si化合物上的场板,所述场板与所述栅极重叠但向所述漏极偏移。6.根据权利要求1所述的半导体器件,其中所述Al2O3膜的厚度为至少10nm。7.根据权利要求1所述的半导体器件,其中所述半导体堆叠体包括由氮化镓(GaN)制成的沟道层和由氮化铝镓(AlGaN)制成的阻挡层。8.根据权利要求1所述的半导体器件,其中所述半导体堆叠体包括由GaN制成的沟道层和由氮化铟铝(In...
【专利技术属性】
技术研发人员:菅原健太,井上和孝,
申请(专利权)人:住友电气工业株式会社,
类型:发明
国别省市:日本,JP
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。