主要由氮化物半导体材料制成的半导体器件及其形成工艺制造技术

本发明专利技术公开了一种主要由氮化物半导体材料制成的半导体器件。该半导体器件包括衬底；衬底上的半导体堆叠体；各自设置在半导体堆叠体上的栅极、源极和漏极，其中栅极包含镍(Ni)；覆盖半导体堆叠体的表面的Si化合物；覆盖从Si化合物中露出的栅极的氧化铝(Al2O3)膜；和覆盖Al2O3膜和从Al2O3膜中露出的Si化合物的另一Si化合物。本发明专利技术的半导体器件的特征在于：Al2O3膜至少在栅极和漏极之间露出Si化合物。

Semiconductor Devices Majorly Made of Nitride Semiconductor Materials and Their Formation Process

The invention discloses a semiconductor device mainly made of nitride semiconductor material. The semiconductor device includes a substrate; a semiconductor stack on the substrate; a gate, a source and a drain respectively arranged on the semiconductor stack, in which the gate contains nickel (Ni); a Si compound covering the surface of the semiconductor stack; an Al_2O_3 film covering the gate exposed from the Si compound; and another Si compound covering the Al_2O_3 film and the Si compound exposed from the Al_2O_3 film. \u3002 The semiconductor device of the present invention is characterized in that the Al2O3 film exposes Si compound at least between the gate and the drain.

【技术实现步骤摘要】
主要由氮化物半导体材料制成的半导体器件及其形成工艺相关申请的交叉引用本申请基于并要求于2017年9月6日提交的日本专利申请No.2017-171036的优先权，其全部内容通过引用并入本文。
本专利技术涉及一种半导体器件类型的高电子迁移率晶体管(HEMT)，特别地，本专利技术涉及一种主要由氮化物半导体材料制成的HEMT和形成HEMT的工艺。
技术介绍
主要由氮化物半导体材料(通常为氮化镓(GaN))制成的晶体管在本领域中变得流行。特别地，晶体管类型的HEMT可以在高功率下高速运行，这是因为氮化物半导体材料固有的宽带隙特性。这种HEMT设置有由GaN制成的沟道层和由氮化铝镓(AlGaN)制成的阻挡层。日本专利申请待审查公开No.JP-2017-059621A公开了一种由氮化物半导体材料制成的HEMT。其中公开的HEMT具有在衬底上外延生长的氮化物半导体层以及源极、漏极和栅极。HEMT还具有由氮化硅(SiN)制成的第一绝缘膜，其覆盖氮化物半导体层和上述电极，其中电极通过在第一绝缘膜中形成的相应开口与氮化物半导体层接触。HEMT还具有由氧化铝(Al2O3)制成的第二绝缘膜，其覆盖栅极和第一绝缘膜。另一个日本专利申请待审查公开No.JP-2009-059946A也公开了一种HEMT，其具有双绝缘膜，其中一个绝缘膜与氮化物半导体层接触并由氧化钽(Ta2O5)制成，而另一个绝缘膜由氮化硅(SiN)制成并覆盖前述绝缘膜。因此，由氮化物半导体材料制成的HEMT通常在氮化物半导体层上设置有双绝缘膜，其中绝缘膜通常由含硅(Si)材料(例如上述SiN，氧化硅(SiO2)和/或氮氧化硅(SiON))制成。另一方面，由氮化物半导体材料制成的HEMT通常设置有包含镍(Ni)的栅极，从而与氮化物半导体层形成肖特基接触。然而，栅极中的镍原子容易与绝缘膜中包含的硅(Si)原子结合，并形成各种类型的镍硅化物(NiSi、NiSi2等)，这些镍硅化物稳定并且Ni和Si之间的键合难以断开。因为镍硅化物显示出显著的导电性，所以栅极和场板之间的电绝缘变差，上述场板通常设置于HEMT中并通过插入绝缘膜而与栅极隔开并与源极电连接。一种解决方案是用氧化铝(Al2O3)膜覆盖栅极，因为在Al2O3膜中，铝(Al)和氧(O)之间的键比Ni和Al之间的键和/或Ni和O之间的键更稳定，这意味着Ni原子难以相互扩散到Al2O3膜中，即，Al2O3膜可以显示出阻止Ni原子扩散到含硅(Si)绝缘膜中的有效功能。然而，当Al2O3膜堆叠在栅极和含Si绝缘膜(通常为氮化硅(SiN))上时，Al2O3膜会增加氮化物半导体器件的电流崩塌。
技术实现思路
本专利技术的一个方面涉及一种主要由氮化物半导体材料制成的半导体器件。本专利技术的半导体器件包括衬底；设置在衬底上的半导体堆叠体；各自设置在半导体堆叠体上的栅极、源极和漏极；Si化合物，其覆盖栅极和漏极之间以及栅极和源级之间的半导体堆叠体的表面；氧化铝(Al2O3)膜，其覆盖从Si化合物露出的栅极；以及另一Si化合物，其覆盖Al2O3膜和从Al2O3膜露出的Si化合物。源极和漏极将栅极夹于其间，栅极包含镍(Ni)。Si化合物和另一Si化合物含有硅(Si)原子。本专利技术的半导体器件的特征在于Al2O3膜至少在栅极和漏极之间露出Si化合物的表面。本专利技术的另一方面涉及形成主要由氮化物半导体材料制成的半导体器件的工艺。该工艺包括以下步骤：(a)在衬底上外延生长半导体堆叠体；(b)通过以下步骤形成源极、栅极和漏极：(b-1)通过低压化学气相沉积(LPCVD)技术在半导体堆叠体上沉积由氮化硅(SiN)制成的第一绝缘膜，(b-2)形成源极和漏极，使其通过形成在第一绝缘膜中的各自的开口与半导体堆叠体直接接触，(b-3)利用氮化硅(SiN)制成的第二绝缘膜覆盖源极、漏极和第一绝缘膜，该第二绝缘膜由等离子体辅助化学气相沉积(p-CVD)技术形成，第一绝缘膜和第二绝缘膜构成Si化合物，以及(b-4)形成栅极，使其通过形成在Si化合物中的开口与半导体堆叠体直接接触，栅极包含镍(Ni)；(c)利用氧化铝(Al2O3)膜覆盖栅极和Si化合物；(d)部分地去除至少栅极和漏极之间的Al2O3膜；(e)沉积另一Si化合物以覆盖Al2O3膜和从Al2O3膜露出的Si化合物，另一Si化合物含有Si原子。根据本专利技术的工艺的一个特征是Al2O3膜完全覆盖从Si化合物露出的栅极，但Al2O3膜被部分去除以便至少在栅极和漏极之间露出Si化合物。附图说明参考附图对本专利技术的优选实施方案进行以下详细描述，由此将更好地理解前述和其他目的、方面和优点，其中：图1是表示根据本专利技术的高电子迁移率晶体管(HEMT)的平面图；图2是沿图1中所示的线II-II截取得到的HEMT的截面图；图3是放大栅极周围部分的HEMT的截面图；图4是以阴影线区域表示的Al2O3膜的平面图；图5A至图5C是HEMT在其制造工艺的各个步骤中的截面图；图6A至图6C是HEMT在其制造工艺的图5C所示步骤之后的各个步骤中的截面图；图7A至图7B是HEMT在其制造工艺的图6C所示步骤之后的各个步骤中的截面图；图8A和图8B是与图2中所示的HEMT相比较的常规HEMT的截面图；图9A和图9B分别比较了图8A和图8B中所示的常规HEMT在脉冲模式下测量的漏极电流特性与在DC模式下测量的漏极电流特性；图10A和图10B示意性地示出了常规HEMT的能带图；图11是根据本专利技术第二实施方案的另一种HEMT的截面图；和图12放大了图11中所示的HEMT的栅极周围的部分。具体实施方式接下来，将参考附图描述根据本专利技术的一些实施方案。本专利技术不限于这些实施方案，并且包括所附权利要求及其等同物中限定的所有变化和修改。此外，在附图的描述中，彼此相同或相似的数字或符号将指代彼此相同或相似的元件而没有进行重复说明。第一实施方案图1是示出了根据本专利技术的高电子迁移率晶体管(HEMT)1A的平面图，图2是沿图1中所示的线II-II截取得到的HEMT1A的截面图。本实施方案的HEMT1A包括衬底10，包含氮化物半导体材料的半导体堆叠体15，以及栅极21、源极22和漏极23的电极组。HEMT1A还可以设置有含硅(Si)的硅(Si)化合物31、同样含有Si的另一Si化合物33和氧化铝(Al2O3)膜34。衬底10可以由诸如碳化硅(SiC)之类的半绝缘材料制成，其中该衬底10的顶面10a上外延生长有半导体堆叠体15。衬底的顶面10a可具有(0001)的晶体取向。半导体堆叠体15可以包括由氮化铝(AlN)制成的成核层11、由氮化镓(GaN)制成的沟道层12、阻挡层13和由GaN制成的盖层14，其中这些层11至14按此顺序在衬底10的顶面10a上外延生长。如图1所示，半导体堆叠体15可以分成两个区域，即，有源区15a和围绕有源区15a的无源区15b，其中无源区15b可以通过在其中注入氩(Ar)离子形成。由此形成的无源区15b具有绝缘特性。栅极21、源极22和漏极23均在无源区15a中电连接。在衬底10的顶面10a上外延生长的AlN成核层11可以用作GaN沟道层12的晶种层。AlN成核层11可以具有5nm至50nm的厚度，具体地，在本实施方案中为20nm。在AlN成核层11上本文档来自技高网...

【技术保护点】
1.一种半导体器件，主要由氮化物半导体材料制成，该半导体器件包括：衬底；设置在所述衬底上的半导体堆叠体，该半导体堆叠体包括氮化物半导体层；各自设置在所述半导体堆叠体上的栅极、源极和漏极，所述源级和所述漏极将所述栅极夹在之间，所述栅极包含镍(Ni)；Si化合物，其覆盖所述栅极和所述漏极之间以及所述栅极和所述源级之间的所述半导体堆叠体的表面，所述Si化合物包含硅(Si)原子；氧化铝(Al2O3)膜，其覆盖从所述Si化合物中露出的所述栅极；和另一Si化合物，其覆盖所述Al2O3膜和从所述Al2O3膜中露出的所述Si化合物，所述另一Si化合物含有Si原子，其中所述Al2O3膜至少在所述栅极和所述漏极之间露出所述Si化合物的表面。

【技术特征摘要】
2017.09.06 JP 2017-1710361.一种半导体器件，主要由氮化物半导体材料制成，该半导体器件包括：衬底；设置在所述衬底上的半导体堆叠体，该半导体堆叠体包括氮化物半导体层；各自设置在所述半导体堆叠体上的栅极、源极和漏极，所述源级和所述漏极将所述栅极夹在之间，所述栅极包含镍(Ni)；Si化合物，其覆盖所述栅极和所述漏极之间以及所述栅极和所述源级之间的所述半导体堆叠体的表面，所述Si化合物包含硅(Si)原子；氧化铝(Al2O3)膜，其覆盖从所述Si化合物中露出的所述栅极；和另一Si化合物，其覆盖所述Al2O3膜和从所述Al2O3膜中露出的所述Si化合物，所述另一Si化合物含有Si原子，其中所述Al2O3膜至少在所述栅极和所述漏极之间露出所述Si化合物的表面。2.根据权利要求1所述的半导体器件，其中所述Al2O3膜进一步在所述栅极和所述源极之间露出所述Si化合物的表面。3.根据权利要求1所述的半导体器件，其中所述栅极具有T形截面，该截面具有对应于T形的水平条的第一部分和对应于T形的垂直条的第二部分，其中所述第二部分位于设置于所述Si化合物中的开口内并与所述半导体堆叠体的表面接触，所述第一部分设置在所述Si化合物上，其中所述Al2O3膜覆盖所述栅极的所述第一部分。4.根据权利要求1所述的半导体器件，其中所述Al2O3膜具有位于所述Si化合物上并向所述漏极延伸的部分，该部分的宽度至多为200nm。5.根据权利要求1所述的半导体器件，还包括设置在所述另一Si化合物上的场板，所述场板与所述栅极重叠但向所述漏极偏移。6.根据权利要求1所述的半导体器件，其中所述Al2O3膜的厚度为至少10nm。7.根据权利要求1所述的半导体器件，其中所述半导体堆叠体包括由氮化镓(GaN)制成的沟道层和由氮化铝镓(AlGaN)制成的阻挡层。8.根据权利要求1所述的半导体器件，其中所述半导体堆叠体包括由GaN制成的沟道层和由氮化铟铝(In...

【专利技术属性】
技术研发人员：菅原健太，井上和孝，
申请(专利权)人：住友电气工业株式会社，
类型：发明
国别省市：日本,JP