A semiconductor storage device and its manufacturing method and an electronic device including the storage device are disclosed. According to an embodiment, a semiconductor storage device may include: a substrate; a memory cell array disposed on the substrate, in which the memory cells are arranged in rows and columns, each memory cell includes a vertically extended columnar active region, and a columnar active region includes a source/drain region at both ends and a channel region between the source/drain regions, respectively, where the channel region includes a single channel region. Crystal semiconductor material, each memory cell also includes a stack of gates formed around the periphery of the channel region; multiple bit lines formed on the substrate, each of which is located below the corresponding memory cell row and connected with the source/drain region of the lower end of each memory cell in the corresponding column; and multiple word lines formed on the substrate, each word line is connected with the gate of each memory cell in the corresponding memory cell row respectively. Stacked electrical connections.
【技术实现步骤摘要】
半导体存储设备及其制造方法及包括存储设备的电子设备
本公开涉及半导体领域,具体地,涉及基于竖直型器件的半导体存储设备及其制造方法以及包括这种半导体存储设备的电子设备。
技术介绍
在水平型器件如金属氧化物半导体场效应晶体管(MOSFET)中,源极、栅极和漏极沿大致平行于衬底表面的方向布置。由于这种布置,水平型器件不易进一步缩小。与此不同,在竖直型器件中,源极、栅极和漏极沿大致垂直于衬底表面的方向布置。因此,相对于水平型器件,竖直型器件更容易缩小。纳米线(nanowire)竖直型环绕栅场效应晶体管(V-GAAFET,VerticalGate-all-aroundFieldEffectTransistor)是未来高性能器件的候选之一。但是,对于竖直型器件,难以控制栅长,特别是对于单晶的沟道材料。另一方面,如果采用多晶的沟道材料,则相对于单晶材料,沟道电阻大大增加,从而难以堆叠多个竖直型器件,因为这会导致过高的电阻。另外,难以在单晶沟道层的竖直型晶体管下方建立埋入位线。
技术实现思路
有鉴于此,本公开的目的至少部分地在于提供一种具有改进特性的半导体存储设备及其制造方法以及包括这种半导体存储设备的电子设备。根据本公开的一个方面,提供了一种半导体存储设备,包括:衬底;设置在衬底上的存储单元阵列,所述存储单元阵列中的存储单元按行和列排列,各存储单元包括竖直延伸的柱状有源区,柱状有源区包括分别位于上下两端的源/漏区以及位于源/漏区之间的沟道区,其中沟道区包括单晶半导体材料,各存储单元还包括绕沟道区外周形成的栅堆叠;在衬底上形成的多条位线,各条位线分别位于相应存储单元列的下方, ...
【技术保护点】
1.一种半导体存储设备,包括:衬底;设置在衬底上的存储单元阵列,所述存储单元阵列中的存储单元按行和列排列,各存储单元包括竖直延伸的柱状有源区,柱状有源区包括分别位于上下两端的源/漏区以及位于源/漏区之间的沟道区,其中沟道区包括单晶半导体材料,各存储单元还包括绕沟道区外周形成的栅堆叠;在衬底上形成的多条位线,各条位线分别位于相应存储单元列的下方,且与相应列中各存储单元下端的源/漏区电连接;以及在衬底上形成的多条字线,各条字线分别与相应存储单元行中各存储单元的栅堆叠电连接。
【技术特征摘要】
1.一种半导体存储设备,包括:衬底;设置在衬底上的存储单元阵列,所述存储单元阵列中的存储单元按行和列排列,各存储单元包括竖直延伸的柱状有源区,柱状有源区包括分别位于上下两端的源/漏区以及位于源/漏区之间的沟道区,其中沟道区包括单晶半导体材料,各存储单元还包括绕沟道区外周形成的栅堆叠;在衬底上形成的多条位线,各条位线分别位于相应存储单元列的下方,且与相应列中各存储单元下端的源/漏区电连接;以及在衬底上形成的多条字线,各条字线分别与相应存储单元行中各存储单元的栅堆叠电连接。2.根据权利要求1所述的半导体存储设备,其中,各条位线分别与相应存储单元列中各存储单元下端的源/漏区直接物理接触。3.根据权利要求1所述的半导体存储设备,其中,各条位线沿着相应存储单元列的方向延伸,包括与存储单元相交迭的第一部分以及在各第一部分之间延伸的第二部分,其中,位线的第一部分的至少部分外周的形状由相应存储单元的外周的形状来限定。4.根据权利要求3所述的半导体存储设备,其中,位线的第一部分粗于位线的第二部分。5.根据权利要求4所述的半导体存储设备,其中,位线的第二部分包括实质上沿着存储单元列的方向延伸且彼此相对的第一侧壁和第二侧壁,位线的第一部分包括将与之邻接的第二部分各自的第一侧壁连接在一起的第三侧壁以及将与之邻接的第二部分各自的第二侧壁连接在一起的第四侧壁,其中位线的第一部分的第三侧壁和第四侧壁中至少之一相对于相应的第一或第二侧壁在垂直于存储单元列的方向上突出。6.根据权利要求5所述的半导体存储设备,其中,位线的第一部分的所述第三侧壁和第四侧壁中至少之一相对于相应存储单元的有源区的外周实质上共形地形成,从而所述第三侧壁和第四侧壁中至少之一与相应存储单元的有源区的外周在俯视图中限定了实质上均匀粗细的图形。7.根据权利要6所述的半导体存储设备,其中,位线的第一部分的所述第三侧壁和第四侧壁中至少之一与相应存储单元的有源区的外周在俯视图中实质上重合。8.根据权利要求1至7中任一项所述的半导体存储设备,还包括:在各存储单元列之间延伸的隔离层,将各条位线彼此电隔离。9.根据权利要求1所述的半导体存储设备,其中,各字线在各存储单元行之间延伸。10.根据权利要求9所述的半导体存储设备,其中,各存储单元的栅堆叠包括环绕沟道区外周的环形部分以及从环形部分向外延伸的延伸部分,其中各行中的存储单元各自的栅堆叠的延伸部分向着同一侧伸出。11.根据权利要求10所述的半导体存储设备,其中,沟道区的外周相对于源/漏区的外周凹入,栅堆叠的环形部分嵌入于沟道区的外周相对于源/漏区的外周的凹入中。12.根据权利要求9所述的半导体存储设备,还包括:在同一存储单元行中各存储单元之间延伸的隔离介质层,将各条字线彼此电隔离。13.根据权利要求1所述的半导体存储设备,其中,各存储单元的栅堆叠彼此分离,且实质上共面。14.根据权利要求1所述的半导体存储设备,其中,在各存储单元中,至少一个源/漏区与沟道区之间具有晶体界面和/或掺杂浓度界面。15.根据权利要求1所述的半导体存储设备,其中,源/漏区与沟道区包括不同的半导体材料层。16.根据权利要求1所述的半导体存储设备,还包括:在各柱状有源区上方形成的分别与相应有源区上端的源/漏区电连接的存储元件。17.根据权利要求16所述的半导体存储设备,其中,所述存储元件包括电容器。18.根据权利要求1所述的半导体存储设备,其中,存储单元的栅堆叠包括浮栅构造或电荷俘获层或铁电材料。19.一种制造半导体存储设备的方法,包括:在衬底上设置牺牲层、第一源/漏层、沟道层和第二源/漏层的叠层;在第一源/漏层、沟道层和第二源...
【专利技术属性】
技术研发人员:朱慧珑,
申请(专利权)人:中国科学院微电子研究所,
类型:发明
国别省市:北京,11
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。