用于发光二极管的半导体芯片制造技术

本实用新型专利技术公开了一用于发光二极管的半导体芯片，其包括一外延单元、至少一电流阻挡层、一透明导电层、一N型电极以及一P型电极，其中所述电流阻挡层层叠于所述外延单元的N型半导体层，所述透明导电层以包覆所述电流阻挡层的方式层叠于所述外延单元的P型半导体层，并且所述透明导电层的一列穿孔分别对应于所述电流阻挡层的不同位置，并且一列所述穿孔中的至少一个所述穿孔和相邻所述穿孔不同，所述N型电极层叠于所述N型半导体层，所述P型电极层叠于所述透明导电层，并且所述P型电极的每个P型叉指分别形成于和被保持在所述透明导电层的每个所述穿孔。

Semiconductor chips for light emitting diodes

The utility model discloses a semiconductor chip for light emitting diodes, which comprises an epitaxy unit, at least one current barrier layer, a transparent conductive layer, a N-type electrode and a P-type electrode. The current barrier layer is superimposed on the N-type semiconductor layer of the epitaxy unit, and the transparent conductive layer is superimposed on the P-type epitaxy unit in a manner of coating the current barrier layer. Semiconductor layer, and a row of perforations of the transparent conductive layer correspond to different locations of the current barrier layer, and at least one of the perforations in the row is different from the adjacent perforations. The N-type electrode is superimposed on the N-type semiconductor layer, the P-type electrode is superimposed on the transparent conductive layer, and each P-type interdigital of the P-type electrode is formed separately. Each of the perforations in the transparent conductive layer is maintained.

【技术实现步骤摘要】
用于发光二极管的半导体芯片
本技术涉及一LED芯片，特别涉及一用于发光二极管的半导体芯片及其制造方法。
技术介绍
现有技术的正装LED芯片由两种结构，业界通常使用光刻步骤来对这两种结构的正装LED芯片进行命名，即，三道结构正装LED芯片和五道结构正装LED芯片。也就是说，三道结构正装LED芯片在被制作的过程中使用三道光刻步骤，五道结构正装LED芯片在被制作的过程中使用五道光刻步骤，通常情况下，五道结构正装LED芯片的光刻步骤也可以由五道光刻步骤简化为四道光刻步骤。对于三道结构正装LED芯片来说，其工序包括Mesa工序(台阶，指的是利用干法蚀刻的方式在外延片表面制作N型层裸露区域的工序)、ITO工序(指的是透明导电膜层图形工序)以及PV&Pad工序(指的是钝化层和电极使用相同的一道工序光刻图形制作的工序)；对于五道结构正装LED芯片来说，其工序包括Mesa工序、CB工序(电流阻挡层的制作工序)、ITO工序以及PV&Pad工序。从结构上来看说，三道结构正装LED芯片和五道结构正装LED芯片无明显差异，从流程上来说，五道结构正装LED芯片比五道结构正装LED芯片多了电流阻挡层(CB)的结构，其为P型电极的电流阻挡层，目的是为了防止正装LED芯片从P型电极注入的电流集中在P型电极的正下方而造成的电流拥挤效应。当然，电流阻挡层结构的增加为增加正装LED芯片制程成本，基于此，业内常用的小功率芯片、显示用芯片为三道结构正装LED芯片，而大功率芯片、照明用芯片为五道结构正装LED芯片。从五道结构正装LED芯片的PN二极管正负极电阻组成来看，P型电极电流流经金属电极以被金属电极扩展后注入透明导电层，然后经过透明导电层之后注入P型氮化镓层，最后进入有源层；而N型电极电阻组成为电子经过金属电极以被金属电极扩展后注入N型氮化镓层，最后进入有源区，以在有源区复合发光。从整个电流过程来看，相对于半导体层的电导率，金属电极的电导率较高，因此，P型电极表面的电流有聚集在P叉指电极末端的趋势。从五道结构正装LED芯片的发光特性的曲线来看，随着电流密度的上升，亮度有上升然后下降的趋势，存在饱和电流密度，这会影响五道结构正装LED芯片的发光效率。理想的高亮度发光芯片结构能够使得正装LED芯片的电流密度维持在发光效率较高的区域，然而，目前的五道结构正装LED芯片无法实现。
技术实现思路
本技术的一个目的在于提供一用于发光二极管的半导体芯片，其中所述半导体芯片提供一P型半导体层，被注入所述P型半导体层的电流能够被均匀地分布，从而有利于提升所述半导体芯片的整体亮度。本技术的一个目的在于提供一用于发光二极管的半导体芯片，其中所述半导体芯片提供层叠于所述P型半导体层的一透明导电层和层叠于所述透明导电层的一P型电极，其中经所述P型电极注入的电流能够经所述透明导电层的扩散后被均匀地注入所述P型半导体层，从而有利于提升所述半导体芯片的整体亮度。本技术的一个目的在于提供一用于发光二极管的半导体芯片，其中所述P型电极提供至少一列P型叉指，其中一列所述P型叉指沿着所述半导体芯片的长度方向排列并插入到所述透明导电层的内部，通过这样的方式，电流能够自所述透明导电层的表面和内部经所述P型电极被注入所述透明导电层，这样的方式有利于均匀地注入电流至所述P型半导体层。本技术的一个目的在于提供一用于发光二极管的半导体芯片，其中所述P型电极提供一P型电极焊盘和至少一P型电极扩展条，其中所述P型电极焊盘形成于所述半导体芯片的第一端部，所述P型电极扩展条自所述P型电极焊盘向所述半导体芯片的第二端部方向延伸，一列所述P型叉指中的每个P型叉指分别相互间隔地形成于所述P型电极扩展条，并且一列所述P型叉指中的至少一个所述P型叉指和相邻所述P型叉指的形状或尺寸不同，通过这样的方式，有利于经所述P型电极注入的电流能够经所述透明导电层的扩散后被均匀地注入所述P型半导体层。本技术的一个目的在于提供一用于发光二极管的半导体芯片，其中一列所述P型叉指中的每个所述P型叉指的形状沿着所述P型电极扩展条渐变，通过这样的方式，有利于经所述P型电极注入的电流能够经所述透明导电层的扩散后被均匀地注入所述P型半导体层。本技术的一个目的在于提供一用于发光二极管的半导体芯片，其中一列所述P型叉指中的每个所述P型叉指的尺寸沿着所述P型电极扩展条渐变，通过这样的方式，有利于经所述P型电极注入的电流能够经所述透明导电层的扩散后被均匀地注入所述P型半导体层。本技术的一个目的在于提供一用于发光二极管的半导体芯片，其中一列所述P型叉指中的相邻两个所述P型叉指之间的间距沿着所述P型电极扩展条渐变，通过这样的方式，有利于经所述P型电极注入的电流能够经所述透明导电层的扩散后被均匀地注入所述P型半导体层。依本技术的一个方面，本技术提供一用于发光二极管的半导体芯片，其包括：一外延单元，其中所述外延单元包括依次层叠的一衬底、一N型半导体层、一有源区和一P型半导体层以及具有自所述P型半导体层经所述有源区延伸至所述N型半导体层的至少一半导体裸露部；至少一电流阻挡层，其中所述电流阻挡层层叠于所述P型半导体层；一透明导电层，其中所述透明导电层具有至少一列穿孔，其中所述透明导电层以包覆所述电流阻挡层的方式层叠于所述P型半导体层，所述透明导电层的所述穿孔对应于所述电流阻挡层，并且一列所述穿孔中的至少一个所述穿孔与相邻所述穿孔不同；以及一电极组，其中所述电极组包括层叠于所述N型半导体层的一N型电极和层叠于所述透明导电层的一P型电极，其中所述N型电极包括形成于所述半导体芯片的第二端部的一N型电极焊盘和自所述N型电极焊盘向所述半导体芯片的第二端部方向延伸的至少一N型电极扩展条，其中所述P型电极包括形成于所述半导体芯片的第一端部的一P型电极焊盘和自所述P型电极焊盘向所述半导体芯片的第二端部方向延伸的至少一P型电极扩展条，其中所述P型电极扩展条具有一列P型叉指，其中所述P型叉指形成于和被保持在所述透明导电层的所述穿孔。根据本技术的一个实施例，一列所述穿孔中的每个所述穿孔的尺寸从所述半导体芯片的第一端部向所述第二端部方向逐渐增大，从而一列所述P型叉指中的每个所述P型叉指的尺寸从所述半导体芯片的第一端部向第二端部反向逐渐增大。根据本技术的一个实施例，一列所述穿孔中的每个所述穿孔的尺寸从所述半导体芯片的第一端部向所述第二端部方向逐渐减小，从而一列所述P型叉指中的每个所述P型叉指的尺寸从所述半导体芯片的第一端部向第二端部反向逐渐减小。根据本技术的一个实施例，一列所述穿孔中的相邻两个所述穿孔之间的间距从所述半导体芯片的第一端部向所述第二端部方向逐渐增大，从而一列所述P型叉指中的相邻两个所述P型叉指之间的间距从所述半导体芯片的第一端部向所述第二端部方向逐渐增大。根据本技术的一个实施例，一列所述穿孔中的相邻两个所述穿孔之间的间距从所述半导体芯片的第一端部向所述第二端部方向逐渐减小，从而一列所述P型叉指中的相邻两个所述P型叉指之间的间距从所述半导体芯片的第一端部向所述第二端部方向逐渐减小。根据本技术的一个实施例，所述N型电极包括一个所述N型电极扩展条，所述N型电极扩展条在所述半导体芯片的中本文档来自技高网...

【技术保护点】
1.一用于发光二极管的半导体芯片，其特征在于，包括：一外延单元，其中所述外延单元包括依次层叠的一衬底、一N型半导体层、一有源区和一P型半导体层以及具有自所述P型半导体层经所述有源区延伸至所述N型半导体层的至少一半导体裸露部；至少一电流阻挡层，其中所述电流阻挡层层叠于所述P型半导体层；一透明导电层，其中所述透明导电层具有至少一列穿孔，其中所述透明导电层以包覆所述电流阻挡层的方式层叠于所述P型半导体层，所述透明导电层的所述穿孔对应于所述电流阻挡层，并且一列所述穿孔中的至少一个所述穿孔与相邻所述穿孔不同；以及一电极组，其中所述电极组包括层叠于所述N型半导体层的一N型电极和层叠于所述透明导电层的一P型电极，其中所述N型电极包括形成于所述半导体芯片的第二端部的一N型电极焊盘，其中所述P型电极包括形成于所述半导体芯片的第一端部的一P型电极焊盘和自所述P型电极焊盘向所述半导体芯片的第二端部方向延伸的至少一P型电极扩展条，其中所述P型电极扩展条具有一列P型叉指，其中所述P型叉指形成于和被保持在所述透明导电层的所述穿孔。

【技术特征摘要】
1.一用于发光二极管的半导体芯片，其特征在于，包括：一外延单元，其中所述外延单元包括依次层叠的一衬底、一N型半导体层、一有源区和一P型半导体层以及具有自所述P型半导体层经所述有源区延伸至所述N型半导体层的至少一半导体裸露部；至少一电流阻挡层，其中所述电流阻挡层层叠于所述P型半导体层；一透明导电层，其中所述透明导电层具有至少一列穿孔，其中所述透明导电层以包覆所述电流阻挡层的方式层叠于所述P型半导体层，所述透明导电层的所述穿孔对应于所述电流阻挡层，并且一列所述穿孔中的至少一个所述穿孔与相邻所述穿孔不同；以及一电极组，其中所述电极组包括层叠于所述N型半导体层的一N型电极和层叠于所述透明导电层的一P型电极，其中所述N型电极包括形成于所述半导体芯片的第二端部的一N型电极焊盘，其中所述P型电极包括形成于所述半导体芯片的第一端部的一P型电极焊盘和自所述P型电极焊盘向所述半导体芯片的第二端部方向延伸的至少一P型电极扩展条，其中所述P型电极扩展条具有一列P型叉指，其中所述P型叉指形成于和被保持在所述透明导电层的所述穿孔。2.根据权利要求1所述的半导体芯片，其中所述N型电极进一步包括至少一N型电极扩展条，其中所述N型电极扩展条自所述N型电极焊盘向所述半导体芯片的第二端部方向延伸。3.根据权利要求1所述的半导体芯片，其中一列所述穿孔中的每个所述穿孔的尺寸从所述半导体芯片的第一端部向所述第二端部方向逐渐增大，从而一列所述P型叉指中的每个所述P型叉指的尺寸从所述半导体芯片的第一端部向第二端部反向逐渐增大。4.根据权利要求2所述的半导体芯片，其中一列所述穿孔中的每个所述穿孔的尺寸从所述半导体芯片的第一端部向所述第二端部方向逐渐增大，从而一列所述P型叉指中的每个所述P型叉指的尺寸从所述半导体芯片的第一端部向第二端部反向逐渐增大。5.根据权利要求1所述的半导体芯片，其中一列所述穿孔中的每个所述穿孔的尺寸从所述半导体芯片的第一端部向所述第二端部方向逐渐减小，从而一列所述P型叉指中的每个所述P型叉指的尺寸从所述半导体芯片的第一端部向第二端部反向逐渐减小。6.根据权利要求2所述的半导体芯片，其中一列所述穿孔中的每个所述穿孔的尺寸从所述半导体芯片的第一端部向所述第二端部方向逐渐减小，从而一列所述P型叉指中的每个所述P型叉指的尺寸从所述半导体芯片的第一端部向第二端部反向逐渐减小。7.根据权利要求1所述的半导体芯片，其中一列所述穿孔中的相邻两个所述穿孔之间的间距从所述半导体芯片的第一端部向所述第二端部方向逐渐增大，从而一列所述P型叉指中的相邻两个所述P型叉指之间的间距从所述半导体芯片的第一端部向所述第二端部方向逐渐增大。8.根据权利要求2所述的半导体芯片，其中一列所述穿孔中的相邻两个所述穿孔之间的间距从所述半导体芯片的第一端部向所述第二端部方向逐渐增大，从而一列所述P型叉指中的相邻两个所述P型叉指之间的间距从所述半导体芯片的第一端部向所述第二端部方向逐渐增大。9.根据权利要求3所述的半导体芯片，其中一列所述穿孔中的相邻两个所述穿孔之间的间距从所述半导体芯片的第一端部向所述第二端部方向逐渐增大，从而一列所述P型叉指中的相邻两个所述P型叉指之间的间距从所述半导体芯片的第一端部向所述第二端部方向逐渐增大。10.根据权利要求4所述的半导体芯片，其中一列所述穿孔中的相邻两个所述穿孔之间的间距从所述半导体芯片的第一端部向所述第二端部方向逐渐增大，从而一列所述P型叉指中的相邻两个所述P型叉指之间的间距从所述半导体芯片的第一端部向所述第二端部方向逐渐增大。11.根据权利要求5所述的半导体芯片，其中一列所述穿孔中的相邻两个所述穿孔之间的间距从所述半导体芯片的第一端部向所述第二端部方向逐渐增大，从而一列所述P型叉指中的相邻两个所述P型叉指之间的间距从所述半导体芯片的第一端部向所述第二端部方向逐渐增大。12.根据权利要求6所述的半导体芯片，其中一列所述穿孔中的相邻两个所述穿孔之间的间距从所述半导体芯片的第一端部向所述第二端部方向逐渐增大，从而一列所述P型叉指中的相邻两个所述P型叉指之间的间距从所述半导体芯片的第一端部向所述第二端部方向逐渐增大。13.根据权利要求1所述的半导体芯片，其中一列所述穿孔中的相邻两个所述穿孔之间的间距从所述半导体芯片的第一端部向所述第二端部方向逐渐减小，从而一列所述P型叉指中的相邻两个所述P型叉指之间的间距从所述半导体芯片的第一端部向所述第二端部方向逐渐减小。14.根据权利要求2所述的半导体芯片，其中一列所述穿孔中的相邻两个所述穿孔之间的间距从所述半导体芯片的第一端部向所述第二端部方向逐渐减小，从而一列所述P型叉指中的相邻两个所述P型叉指之间的间距从所述半导体芯片的第一端部向所述第二端部方向逐渐减小。15.根据权利要求3所述的半导体芯片，其中一列所述穿孔中的相邻两个所述穿孔之间的间距从所述半导体芯片的第一端部向所述第二端部方向逐渐减小，从而一列所述P型叉指中的相邻两个所述P型叉指之间的间距从所述半导体芯片的第一端部向所述第二端部方向逐渐减小。16.根据权利要求4所述的半导体芯片，其中一列所述穿孔中的相邻两个所述穿孔之间的间距从所述半导体芯片的第一端部向所述第二端部方向逐渐减小，从而一列所述P型叉指中的相邻两个所述P型叉指之间的间距从所述半导体芯片的第一端部向所述第二端部方向逐渐减小。17.根据权利要求5所述的半导体芯片，其中一列所述穿孔中的相邻两个所述穿孔之间的间距从所述半导体芯片的第一端部向所述第二端部方向逐渐减小，从而一列所述P型叉指中的相邻两个所述P型叉指之间的间距从所述半导体芯片的第一端部向所述第二端部方向逐渐减小。18.根据权利要求6所述的半导体芯片，其中一列所述穿孔中的相邻两个所述穿孔之间的间距从所述半导体芯片的第一端部向所述第二端部方向逐渐减小，从而一列所述P型叉指中的相邻两个所述P型叉指之间的间距从所述半导体芯片的第一端部向所述第二端部方向逐渐减小。19.根据权利要求2、4、6、8、10、12、14、16和18中任一所述的半导体芯片，其中所述N型电极包括一个所述N型电极扩展条，所述N型电极扩展条在所述半导体芯片的中部沿着所述半导体芯片的长度方向延伸，其中所述P型电极包括两个所述P型电极扩展条，两个所述P型电极扩展条以相互对称的方式在所述半导体芯片的边缘沿着所述半导体芯片的长度方向延伸，其中所述N型电极扩展条被保持在两个所述P型电极扩展条之间。20.根据权利要求2、4、6、8、10、12、14、16和18中任一所述的半导体芯片，其中所述N型电极包括两个所述N型电极扩展条，两个所述N型电极扩展条裸露部在所述半导体芯片的中部沿着所述半导体芯片的长度方向延伸，其中所束缚P型电极包括三个所述P型电极扩展条，分别为一第一P型电极扩展条、一第二P型电极扩展条以及一第三P型电极扩展条，所述第一P型电极扩展条和所述第三P型电极扩展条以相互对称的方式在所述半导体芯片的边缘沿着所述半导体芯片的长度方向延伸，所述第二P型电极扩展条在所述半导体芯片的中部沿着所述半导体芯片的长度方向延伸，其中一个所述N型电极扩展条被保持在所述第一P型电极扩展条和所述第二P型电极扩展条之间，另一个所述N型电极扩展条被保持在所述第二P型电极扩展条和所述第三P型电极扩展条之间。21.根据权利要求2、4、6、8、10、12、14、16和18中任一所述的半导体芯片，其中所述N型电极包括两个所述N型电极扩展条，两个所述N型电极扩展条以相互对称的方式在所述半导体芯片的边缘沿着所述半导体芯片的长度方向延伸，其中所述P型电极包括一个所述P型电极扩展条，所述P型电极扩展条在所述半导体芯片的中部沿着所述P型电极的长度方向延伸，其中所述P型电极扩展条被保持在两个所述N型电极扩展条之间。22.根据权利要求2、4、6、8、10、12、14、16和18中任一所述的半导体芯片，其中所述N型电极包括三个所述N型电极扩展条，分别为一第一N型电极扩展条、一第二N型电极扩展条以及一第三N型电极扩展条，所述第一N型电极扩展条和所述第三N型电极扩展条以相互对称的方式在所述半导体芯片的边缘沿着所述半导体芯片的长度方向延伸，所述第二N型电极扩展条在所述半导体芯片的中部沿着所述半导体芯片的长度方向延伸，其中所述P型电极包括两个所述P型电极扩展条，两个所述P型电极扩展条以相互对称的方式在所述半导体芯片的中部沿着所述半导体芯片的长度方形延伸，其中一个所述P型电极扩展条被保持在所述第一N型电极扩展条和所述第二N型电极扩展条之间，另一个所述P型电极扩展条被保持在所述第二N型电极扩展条和所述第三N型电极扩展条之间。23.根据权利要求2、4、6、8、10、12、14、16和18中任一所述的半导体芯片，其中所述外延单元的所述N型半导体层的被暴露在所述半导体裸露部的表面层叠有至少一个所述电流阻挡层，其中所述N型电极包覆层叠于所述N型半导体层的所述电流阻挡层。24.根据权利要求19所述的半导体芯片，其中所述外延单元的所述N型半导体层的被暴露在所述半导体裸露部的表面层叠有至少一个所述电流阻挡层，其中所述N型电极包覆层叠于所述N型半导体层的所述电流阻挡层。25.根据权利要求20所述的半导体芯片，其中所述外延单元的所述N型半导体层的被暴露在所述半导体裸露部的表面层叠有至少一个所述电流阻挡层，其中所述N型电极包覆层叠于所述N型半导体层的所述电流阻挡层。26.根据权利要求21...

【专利技术属性】
技术研发人员：邬新根，李俊贤，刘英策，魏振东，周弘毅，
申请(专利权)人：厦门乾照光电股份有限公司，
类型：新型
国别省市：福建,35