数据转换器及其阻抗匹配的控制方法技术

本发明专利技术公开一种数据转换器及其阻抗匹配的控制方法。数据转换器包含一比较器、一电容阵列与一开关及阻抗匹配电路。该比较器具有一第一输入端及一第二输入端。该电容阵列包含多个电容，且每一电容的一第一端耦接该第一输入端或该第二输入端。该开关及阻抗匹配电路耦接所述多个电容中的一目标电容的一第二端，根据一控制信号将该第二端耦接至一第一参考电压或一第二参考电压，并且根据一阻抗调整信号调整阻抗，其中，所述阻抗为开关及阻抗匹配电路的阻抗。该第一参考电压不等于该第二参考电压。

【技术实现步骤摘要】
数据转换器及其阻抗匹配的控制方法
本公开涉及数据转换器，尤其涉及数据转换器的阻抗匹配。
技术介绍
图1为现有单级式比较器的电路图。比较器100主要由晶体管120及晶体管130所构成。当比较器100从重置状态(开关110导通)切换到比较状态(开关110不导通)时，输出端Vo-及输出端Vo+上的信号会分别通过晶体管120的寄生电容125及晶体管130的寄生电容135回踢(kickback)到比较器100的负极(反相输入端)Vi-及正极(非反相输入端)Vi+，进而导致错误的比较结果。虽然上述的回踢噪声(kickbacknoise)对两级式比较器在理论上会成为输入信号的共模成分，但当比较器的负极及正极所耦接的等效阻抗不匹配时，比较器仍会受到回踢噪声的影响。
技术实现思路
鉴于现有技术的不足，本公开之一目的在于提供一种数据转换器及其阻抗匹配的控制方法，使数据转换电路的比较器较不易受到回踢噪声的影响。本公开公开一种数据转换器，包含一比较器、一电容阵列与一开关及阻抗匹配电路。该比较器具有一第一输入端及一第二输入端。该电容阵列包含多个电容，且每一电容的一第一端耦接该第一输入端或该第二输入端。该开关及阻抗匹配电路耦接所述多个电容中的一目标电容的一第二端，根据一控制信号将该第二端耦接至一第一参考电压或一第二参考电压，并且根据一阻抗调整信号调整阻抗，其中，所述阻抗为开关及阻抗匹配电路的阻抗。该第一参考电压不等于该第二参考电压。本公开另公开一种控制一数据转换器的阻抗匹配的方法。该数据转换器包含一比较器、一电容阵列与一开关及阻抗匹配电路。该比较器具有一第一输入端及一第二输入端。该电容阵列包含多个电容，且每一电容的一第一端耦接该第一输入端或该第二输入端。该开关及阻抗匹配电路耦接所述多个电容中的一目标电容的一第二端，且根据一控制信号将该第二端耦接至一第一参考电压或一第二参考电压。该方法包含：测量该数据转换器的一电路特性；以及依据该电路特性调整该开关及阻抗匹配电路，使该目标电容的该第二端与该第一参考电压之间的等效阻抗实质上等于该目标电容的该第二端与该第二参考电压之间的等效阻抗。本公开的数据转换器及其阻抗匹配的控制方法能够降低比较器上的回踢噪声。相较于传统技术，本公开可提升数据转换器的表现。有关本公开的特征、实作与技术效果，兹配合附图作实施例详细说明如下。附图说明[图1]为现有单级式比较器的电路图；[图2A～2B]为数据转换器的电路图；[图3A～3C]显示不同的晶体管导通电阻在比较器的两个输入端之间所造成的回踢压差；[图4]为根据本公开数据转换器的一实施例的电路图；[图5]为本公开开关及阻抗匹配单元的一实施例的电路图；以及[图6]为本公开的数据转换器的阻抗匹配控制方法的一实施例的流程图。附图标记说明：100比较器110开关120、130晶体管125、135寄生电容200、400数据转换器205、405比较器210、410DAC412开关及阻抗匹配电路500开关及阻抗匹配单元501控制端502输出端510PMOS520NMOS530PMOS阵列540NMOS阵列550、560可变电阻S610～S640步骤具体实施方式以下说明内容的技术用语是参照本
的习惯用语，如本说明书对部分用语有加以说明或定义，该部分用语的解释是以本说明书的说明或定义为准。本公开的公开内容包含数据转换器及其阻抗匹配的控制方法。由于本公开的数据转换器所包含的部分元件单独而言可能为已知元件，因此在不影响该装置实施例的充分公开及可实施性的前提下，以下说明对于已知元件的细节将予以省略。此外，本公开的数据转换器的阻抗匹配的控制方法的部分或全部流程可以是软件及/或固件的形式，在不影响该方法实施例的充分公开及可实施性的前提下，以下方法实施例的说明将着重于步骤内容而非硬件。图2A及2B是一数据转换器的电路图。数据转换器200包含比较器205及数字模拟转换电路(digital-to-analogconverter,DAC)210，且可以应用于一连续逼近式(successiveapproximation)模拟数字转换器(analogtodigitalconverter,ADC)，但不以此为限。DAC210用来将数字码B(包含位元B0～B3)转换为模拟信号。图2A的操作实施方式对应输入信号接近或等于全摆幅(fullswing)(对应数字码B等于1111或0000)，此时比较器205的正极的电容阵列(此处以包含电容1C、2C、4C、8C为例)通过第一种类的开关(例如N型金氧半场效晶体管(N-typeMOSFET，以下简称NMOS))耦接参考电压Vrefn，比较器205的负极的电容阵列则通过第二种类的开关(例如P型金氧半场效晶体管(P-typeMOSFET，以下简称PMOS))耦接参考电压Vrefp。参考电压Vrefn不等于参考电压Vrefp。图2B的操作实施方式对应输入信号接近或等于共模电压(对应数字码B等于1000或0111)，此时比较器205的正极的电容8C通过PMOS耦接参考电压Vrefp，其他的电容则通过NMOS耦接参考电压Vrefn，而比较器205的负极的电容8C通过NMOS耦接参考电压Vrefn，其他的电容则通过PMOS耦接参考电压Vrefp。理想上，当NMOS及PMOS的导通电阻(turn-onresistance)相等时，无论是图2A的电路组态或是图2B的电路组态，比较器205的正极所耦接的等效阻抗实质上等于其负极所耦接的等效阻抗。然而当NMOS及PMOS的导通电阻不相等时，比较器205的正极与负极的等效阻抗将不匹配，导致比较器205的正极与负极将接收不等量的回踢噪声，也因此造成比较器205的两个输入端的短时脉冲波形干扰(glitch)不匹配。由此可知，比较器205的两输入端之间的阻抗不匹配程度与输入信号Vin及Vip有关。图3A～3C分别显示PMOS与NMOS的导通电阻的比值为1、1.2与0.8倍时在比较器205的两个输入端之间所造成的回踢压差，其中图3A～3C的每一图的上半部及下半部分别为输入信号及回踢压差，其中回踢压差为比较器205的两输入端扣除输入信号后的压差。此电路以对应4位元的电容阵列为例，由左至右按序切换电容阵列的15种组态(例如数字码B由0000按序切换至1111)。在输入信号相等的前提下(如图3A～3C上半部所示，输入信号的振幅为45mV)，图3A显示最小的回踢压差，图3B及3C有较明显的回踢压差。由此可知，PMOS与NMOS的导通电阻值不匹配会造成比较器的两个输入端之间有显著的回踢压差，而且回踢压差的大小与电容阵列的组态相关。当数据转换器的分辨率较低时(例如小于等于10位元)，信号相依的回踢噪声对数据转换器的总谐波失真(totalharmonicdistortion,THD)影响较低，这是因为一个最低有效位元(leastsignificantbit,LSB)所对应的电压差大于回踢噪声。然而在当数据转换器的分辨率较高时，因为一个LSB所对应的电压差变小，且比较器的共模回踢噪声变得更为严重(因为比较器的尺寸较大)，所以回踢噪声将变得无法忽视。此外，因为参考电压Vrefn及Vrefp的驱动能力不同，且与其耦接的电感的等效电感值不同，使得回踢噪声影本文档来自技高网...

【技术保护点】
1.一种数据转换器，包含：一比较器，具有一第一输入端及一第二输入端；一电容阵列，包含多个电容，每一电容的一第一端耦接该第一输入端或该第二输入端；以及一开关及阻抗匹配电路，耦接所述多个电容中的一目标电容的一第二端，根据一控制信号将该第二端耦接至一第一参考电压或一第二参考电压，并且根据一阻抗调整信号调整阻抗，其中，该阻抗为开关及阻抗匹配电路的阻抗；其中该第一参考电压不等于该第二参考电压。

【技术特征摘要】
1.一种数据转换器，包含：一比较器，具有一第一输入端及一第二输入端；一电容阵列，包含多个电容，每一电容的一第一端耦接该第一输入端或该第二输入端；以及一开关及阻抗匹配电路，耦接所述多个电容中的一目标电容的一第二端，根据一控制信号将该第二端耦接至一第一参考电压或一第二参考电压，并且根据一阻抗调整信号调整阻抗，其中，该阻抗为开关及阻抗匹配电路的阻抗；其中该第一参考电压不等于该第二参考电压。2.如权利要求1所述的数据转换器，其中该开关及阻抗匹配电路包含：一控制端，接收该控制信号；一输出端，耦接该目标电容的该第二端，输出该第一参考电压或该第二参考电压；一第一开关，耦接于该输出端及该第一参考电压之间；至少一第二开关；一第三开关，耦接于该输出端及该第二参考电压之间；以及至少一第四开关；其中，受到该阻抗调整信号的控制，该至少一第二开关中的一个与该第一开关并联，及/或该至少一第四开关中的一个与该第三开关并联。3.如权利要求2所述的数据转换器，其中该开关及阻抗匹配电路还包含：一第一可变电阻，耦接于该输出端及该第一参考电压之间，且与该第一开关串联；以及一第二可变电阻，耦接于该输出端及该第二参考电压之间，且与该第三开关串联；其中该第一可变电阻的电阻值及该第二可变电阻的电阻值受该阻抗调整信号控制。4.如权利要求1所述的数据转换器，其中该开关及阻抗匹配电路包含：一控制端，接收该控制信号；一输出端，耦接该目标电容的该第二端，输出该第一参考电压或该第二参考电压；一第一开关，耦接于该输出端及该第一参考电压之间；多个第二开关；一第三开关，耦接于该输出端及该第二参考电压之间；以及多个第四开关；其中，受到该阻抗调整信号的控制，所述多个第二开关中的N个与该第一开关并联，且所述的多个第四开关中的M个与该第三开关并联，M及N为大于等于零的整数。5.如权利要求1所述的数据转换器，其中该开关及阻抗匹配电路包含：一控制端，接收该控制信号；一输出端，耦接该目标电容的该第二端，输出该第一参考电压或该第二参考电压；一第一开关，耦接于该输出端及该第一参考电压之间；一第二开关，耦接于该输出端及该第二参考电压之间；一第一可变电阻，耦接于该输出端及该第一参考电压之间，且与该第一开关串联；一第二可变电阻，耦接于该输出端及该第二参考电压之间，且与该第二开关串联；其中该第一可变电阻的电阻值及该第二可变电阻的电阻值受该阻抗调整信号控制。6....

【专利技术属性】
技术研发人员：陈志龙，林圣雄，赖杰帆，黄诗雄，
申请(专利权)人：瑞昱半导体股份有限公司，
类型：发明
国别省市：中国台湾,71