半导体装置及其制造方法制造方法及图纸

本发明专利技术公开了一种半导体装置及其制造方法，涉及半导体技术领域。该方法包括：提供衬底结构，衬底结构包括衬底、位于衬底上的有源区和位于有源区上的栅极结构，在栅极结构两侧分别形成凹陷，在凹陷中外延生长电极，其中电极包括电极主体和位于电极主体上的非晶材料层，在衬底结构上形成层间电介质层，以便覆盖所生长的电极和栅极结构，刻蚀层间电介质层以形成露出非晶材料层的接触孔，在接触孔的底部和侧壁上形成导电粘合层，在导电粘合层上形成填充所述接触孔的接触件。本发明专利技术通过使源漏区电极具有非晶材料层，使得粘合层直接设置在非晶材料层上，由此可改善salicide工艺的效果，确保器件性能。

【技术实现步骤摘要】
半导体装置及其制造方法
本专利技术涉及半导体
，特别涉及半导体装置及其制造方法。
技术介绍
集成电路技术的一个重要发展方向是金属氧化物半导体场效应晶体管(Metal-Oxide-SemiconductorField-EffectTransistor，简称：MOSFET)的尺寸按比例缩小，以提高集成度和降低制造成本。然而，众所周知的是，随着MOSFET的尺寸减小会产生短沟道效应。随着MOSFET的尺寸按比例缩小，栅极的有效长度减小，使得实际上由栅极电压控制的耗尽层电荷的比例减少，从而阈值电压随沟道长度减小而下降。FinFET(FinField-EffectTransistor，鳍式场效应晶体管)器件是由半导体材料的鳍片(Fin)的中间形成的沟道区，以及在鳍片两端形成的源漏区。栅电极在沟道区的两个侧面包围沟道区(即双栅结构)，从而反型层形成在沟道各侧上。鳍片中的沟道区厚度很薄，使得整个沟道区都能受到栅极的控制，从而可以较好抑制短沟道效应。在16nm及以下工艺中，通常不在做单独的salicide(自对准多晶硅化物)工艺以简化工艺流程，而salicide一般在后续的contact(接触孔)工艺中形成，这就对contact工艺提出了较高的要求。Contact工艺中，一般用TiTiN作为粘合层(gluelayer)，所以在contact底部形成的是TiSi。而由于接触孔尺寸较小，TiSi形成非常困难，常规的做法是在粘合层生长之前，对源漏区底部进行注入，使源漏区表面非晶化，以降低TiSi形成的能量，但注入条件很难控制。由于接触孔结构小且深度深，且非晶化效果和均匀性不好，会造成源漏区电极外延生长的损伤，从而影响器件性能。
技术实现思路
本专利技术的专利技术人发现上述现有技术中存在问题，并因此针对所述问题中的至少一个问题提出了新的技术方案。本专利技术一个实施例的目的之一是：提供一种半导体装置的制造方法。本专利技术一个实施例的目的之一是：提供一种半导体装置。通过使源漏区电极具有非晶材料层，使得粘合层直接设置在非晶材料层上，由此可改善salicide工艺的效果，确保器件性能。根据本专利技术的第一方面，提供了一种半导体装置的制造方法，包括以下步骤：提供衬底结构，衬底结构包括：衬底；位于衬底上的有源区；位于有源区上的栅极结构；在栅极结构两侧分别形成凹陷；在凹陷中外延生长电极，其中电极包括电极主体和位于电极主体上的非晶材料层；在衬底结构上形成层间电介质层，以便覆盖电极和栅极结构；刻蚀层间电介质层以形成露出非晶材料层的接触孔；在接触孔的底部和侧壁上形成导电粘合层；以及在导电粘合层上形成填充接触孔的接触件。在一个实施例中，电极包括源极和漏极；接触孔包括：露出源极的第一接触孔，和露出漏极的第二接触孔；接触件包括：填充第一接触孔的第一接触件，和填充第二接触孔的第二接触件。在一个实施例中，有源区为半导体鳍片。在一个实施例中，凹陷的深度为20-100nm。在一个实施例中，在凹陷中外延生长电极包括：在凹陷中外延生长籽层；在籽层上外延生长体层；在体层上外延生长覆盖层；在覆盖层上外延生长非晶材料层；其中籽层、体层和覆盖层构成电极主体。在一个实施例中，有源区为N型，电极的材料为SiGe。在一个实施例中，在电极中，非晶材料层的Ge含量最高，籽层和覆盖层的Ge含量最低。在一个实施例中，籽层的Ge含量为0-20％；体层的Ge含量为30-70％；覆盖层的Ge含量为0-20％；非晶材料层的Ge含量为60-90％。在一个实施例中，有源区为P型，电极的材料为SiC或SiP。在一个实施例中，电极的籽层、体层、覆盖层和非晶材料层中掺杂Ge、C或P。在一个实施例中，非晶材料层中Ge、C或P的掺杂量最高，籽层和覆盖层中的Ge、C或P的掺杂量最低。在一个实施例中，在导电粘合层上形成填充接触孔的接触件之前，方法还包括：对形成导电粘合层之后的衬底结构进行退火处理。在一个实施例中，退火处理的温度范围为600-1000℃。在一个实施例中，栅极结构还包括：在有源区表面的一部分上的栅极电介质层和在栅极电介质层上的栅极。在一个实施例中，在刻蚀层间电介质层以形成露出电极的非晶材料层的过程中，还包括：刻蚀层间电介质层以形成露出栅极的连接孔；在接触孔的底部和侧壁上形成导电粘合层的过程中，还包括：在连接孔的底部和侧壁上形成导电粘合层；在导电粘合层上形成填充接触孔的接触件的过程中，还包括：在导电粘合层上形成填充连接孔的连接件。根据本专利技术的第二方面，提供一种半导体装置，包括：衬底结构，衬底结构包括：衬底；位于衬底上的有源区；位于有源区上的栅极结构；在栅极结构两侧的凹陷；在凹陷中的电极，其中电极包括电极主体和位于电极主体上的非晶材料层；在衬底结构上覆盖电极和栅极结构的层间电介质层；穿过层间电介质层以露出非晶材料层的接触孔；在接触孔的底部和侧壁上的导电粘合层；以及在导电粘合层上填充接触孔形成的接触件。在一个实施例中，电极包括源极和漏极；接触孔包括：露出源极的第一接触孔，和露出漏极的第二接触孔；接触件包括：填充第一接触孔的第一接触件，和填充第二接触孔的第二接触件。在一个实施例中，有源区为半导体鳍片。在一个实施例中，凹陷的深度为20-100nm。在一个实施例中，电极主体包括籽层，位于籽层上的体层，和位于体层上的覆盖层。在一个实施例中，有源区为N型，电极的材料为SiGe。在一个实施例中，在电极中，非晶材料层的Ge含量最高，籽层和覆盖层的Ge含量最低。在一个实施例中，籽层的Ge含量为0-20％；体层的Ge含量为30-70％；覆盖层的Ge含量为0-20％；非晶材料层的Ge含量为60-90％。在一个实施例中，有源区为P型，电极的材料为SiC或SiP。在一个实施例中，电极的籽层、体层、覆盖层和非晶材料层中掺杂Ge、C或P。在一个实施例中，非晶材料层中Ge、C或P的掺杂量最高，籽层和覆盖层中的Ge、C或P的掺杂量最低。在一个实施例中，栅极结构还包括：在有源区表面的一部分上的栅极电介质层和在栅极电介质层上的栅极。在一个实施例中，穿过层间电介质层以露出栅极的连接孔；在连接孔的底部和侧壁上的导电粘合层；在导电粘合层上填充连接孔形成的连接件。通过以下参照附图对本专利技术的示例性实施例的详细描述，本专利技术的其它特征及其优点将会变得清楚。附图说明构成说明书的一部分的附图描述了本专利技术的实施例，并且连同说明书一起用于解释本专利技术的原理。参照附图，根据下面的详细描述，可以更加清楚地理解本专利技术，其中：图1是示意性地示出根据本专利技术一些实施例的半导体装置制造方法的示意图。图2是示意性地示出根据本专利技术一些实施例的半导体装置制造方法的示意图。图3A-图3M是示意性地示出根据本专利技术一些实施例的半导体装置的制造过程中一个阶段的结构示意图。具体实施方式现在将参照附图来详细描述本专利技术的各种示例性实施例。应注意到：除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本专利技术的范围。同时，应当明白，为了便于描述，附图中所示出的各个部分的尺寸并不是按照实际的比例关系绘制的。以下对至少一个示例性实施例的描述实际上仅仅是说明性的，决不作为对本专利技术及其应用或使用的任何限制。对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况本文档来自技高网...

【技术保护点】
1.一种半导体装置的制造方法，其特征在于，包括以下步骤：提供衬底结构，所述衬底结构包括：衬底；位于所述衬底上的有源区；位于所述有源区上的栅极结构；在所述栅极结构两侧分别形成凹陷；在所述凹陷中外延生长电极，其中所述电极包括电极主体和位于电极主体上的非晶材料层；在所述衬底结构上形成层间电介质层，以便覆盖所述电极和栅极结构；刻蚀所述层间电介质层以形成露出所述非晶材料层的接触孔；在所述接触孔的底部和侧壁上形成导电粘合层；以及在所述导电粘合层上形成填充所述接触孔的接触件。

【技术特征摘要】
1.一种半导体装置的制造方法，其特征在于，包括以下步骤：提供衬底结构，所述衬底结构包括：衬底；位于所述衬底上的有源区；位于所述有源区上的栅极结构；在所述栅极结构两侧分别形成凹陷；在所述凹陷中外延生长电极，其中所述电极包括电极主体和位于电极主体上的非晶材料层；在所述衬底结构上形成层间电介质层，以便覆盖所述电极和栅极结构；刻蚀所述层间电介质层以形成露出所述非晶材料层的接触孔；在所述接触孔的底部和侧壁上形成导电粘合层；以及在所述导电粘合层上形成填充所述接触孔的接触件。2.如权利要求1所述的方法，其特征在于，所述电极包括源极和漏极；所述接触孔包括：露出所述源极的第一接触孔，和露出所述漏极的第二接触孔；所述接触件包括：填充所述第一接触孔的第一接触件，和填充所述第二接触孔的第二接触件。3.如权利要求1所述的方法，其特征在于，所述有源区为半导体鳍片。4.如权利要求1所述的方法，其特征在于，所述凹陷的深度为20-100nm。5.如权利要求1所述的方法，其特征在于，在所述凹陷中外延生长电极包括：在所述凹陷中外延生长籽层；在所述籽层上外延生长体层；在所述体层上外延生长覆盖层；在所述覆盖层上外延生长所述非晶材料层；其中籽层、体层和覆盖层构成所述电极主体。6.如权利要求5所述的方法，其特征在于，所述有源区为N型，所述电极的材料为SiGe。7.如权利要求6所述的方法，其特征在于，在所述电极中，所述非晶材料层的Ge含量最高，所述籽层和覆盖层的Ge含量最低。8.如权利要求7所述的方法，其特征在于，所述籽层的Ge含量为0-20％；所述体层的Ge含量为30-70％；所述覆盖层的Ge含量为0-20％；所述非晶材料层的Ge含量为60-90％。9.如权利要求5所述的方法，其特征在于，所述有源区为P型，所述电极的材料为SiC或SiP。10.如权利要求9所述的方法，其特征在于，所述电极的籽层、体层、覆盖层和非晶材料层中掺杂Ge、C或P。11.如权利要求10所述的方法，其特征在于，所述非晶材料层中Ge、C或P的掺杂量最高，所述籽层和覆盖层中的Ge、C或P的掺杂量最低。12.如权利要求1所述的方法，其特征在于，在所述导电粘合层上形成填充所述接触孔的接触件之前，所述方法还包括：对形成导电粘合层之后的衬底结构进行退火处理。13.如权利要求12所述的方法，其特征在于，所述退火处理的温度范围为600-1000℃。14.如权利要求1所述的方法，其特征在于，所述栅极结构还包括：在所述有源区表面的一部分上的栅极电介质层和在所述栅极电介质层上的栅极。15.如权利要求14所述的方法，其特征在于，在刻蚀所述层间电介质层以形成露出所述电极的非...

【专利技术属性】
技术研发人员：刘继全，
申请(专利权)人：中芯国际集成电路制造上海有限公司，中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：上海,31